UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL

Apresentação em tema: "UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL"— Transcrição da apresentação:

1 UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL
INSTITUTO DE INFORMÁTICA CURSO DE GRADUAÇÃO EM ENGENHARIA DE COMPUTAÇÃO Estudo e Implementação de Lógica Adiabática para Circuitos Integrados com Baixo Consumo LUCAS MACHADO Boa tarde a todos. Eu me chamo Lucas Machado e estou aqui para apresentar meu trabalho de conclusão do curso de Engenharia de Computação, aqui na UFRGS. O tema do trabalho é microeletrônica, mais especificamente circuitos integrados com baixo consumo. Meu orientador é o professor Renato Ribas e os professores avaliadores serão o professor Gilson Wirth e o professor André Reis. Orientador: Prof Dr. Renato Perez Ribas Banca: Prof. Dr. Gilson Inácio Wirth e Prof. Dr. André Inácio Reis

2 Sumário Introdução Estilos lógicos de baixo consumo Análise Elétrica
Contexto Motivação Objetivos Estilos lógicos digitais Estilos lógicos de baixo consumo Escala de tensão Lógica Adiabática Análise Elétrica Ferramentas Funcionamento Comparação Layout Implementação Somador completo CMOS 2N-2N2P A apresentação está dividida em 5 grandes tópicos: A introdução, onde vou contextualizar o trabalho, mostrar os objetivos e dar uma introdução em lógica de transistores. Após isso irei introduzir o tema de baixo consumo e apresentar a Lógica Adiabática e em seguida mostrar o que eu implementei no trabalho, fazendo a análise elétrica dos circuitos, a análise de layout e por fim uma breve comparação de um somador de um bit implementado em CMOS, CMOS funcionando em nível subthreshold e um estilo adiabático. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

3 Introdução Contexto Circuito integrado
Contextualizando então, temos o circuito integrado, ou CI. Um CI nada mais é do que a implementação de uma função eletrônica em um semicondutor, sendo o mais usado o silício. Esse chip então com uma função específica, como um processador de um computador pessoal por exemplo, é encapsulado e então utilizado para a aplicação que se quer. Aí podemos utilizar a internet, utilizar um celular, assistir tv digital, utilizar equipamentos na agricultura, medicina, no automóvel, enfim, nos mais diversos lugares. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

4 Introdução Contexto Circuito integrado consome energia
Porém, esse circuito integrado, além de nos possibilitar tudo isso, ele consome energia. E se formos considerar a quantidade de chips que existem e os que ainda vão existir isso não é pouco. Além disso, da forma como é feito hoje, existe com o consumo de energia a dissipação de calor, o que acaba afetando o funcionamento do circuito, necessitando de dissipadores e ventoinhas que podem consumir tanta energia quanto o próprio circuito. Nesse gráfico, que estamos familiarizados já, mostra a diminuição do tamanho do transistor, ou a lei de moore. Esse efeito de sizing acaba por diminuir o consumo individual de cada transistor, afinal um transistor menor terá uma menor capacitância e uma menor resistência, mas isso possibilita aumentar a densidade de transistores, aumentando assim o consumo. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

5 Introdução Motivação Ideia “verde” Portáteis Economia de energia
Menor dependência de fontes de energia não-renováveis Portáteis Maior duração da bateria Economia de energia Dissipação de calor Sendo assim, a ideia de utilizar tudo o que a tecnologia da informação tem a nos oferecer e ainda ter um consumo energético praticamente nulo é muito interessante, visto que é uma ideia verde, afinal consumindo menos energia dependemos menos de fontes de energia não-renováveis, contribuindo para o fim do aquecimento global. Também é interessante pelo ponto de vista de equipamentos portáteis como um celular ou um marca-passo, visto que um menor consumo leva a uma maior duração da bateria. Fora a economia de energia em si e não existir uma dissipação de calor. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

6 Introdução Objetivos Estudo e implementação da Lógica Adiabática
Comparação das lógicas eletricamente Estudar possibilidade de criação de uma biblioteca de células utilizando lógica adiabática Então como objetivos temos o estudo e implementação de uma lógica de transistores alternativa, que alie performance e baixo consumo, a lógica adiabática ou lógica reversível. Implementação de um circuito de maior complexidade em CMOS padrão, utilizando outra técnica de baixo consumo e utilizando a lógica adiabática Estudar a possibilidade de criação de uma biblioteca de portas lógicas utilizando esse estilo lógico UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

7 Introdução Estilos Lógicos Digitais
PMOS NMOS CMOS Com transistores de passagem Dinâmico Então aqui vou fazer uma breve introdução a lógica de transistores: Inicialmente temos circuitos PMOS, ou que usam transistores MOS positivos. O acrônimo MOS vem da formação do transistor: metal, ou o polissilício para o contato de gate, óxido, ou o dióxido de silício para ser o isolante e semicondutor, sendo o silício. Esses transistores fazem o chaveamento da fonte para o dreno quando a tensão de gate tiver o nível lógico ‘0’ e tem problemas de passagem do nível ‘0’, além de ter problema de curto-circuito quando é feita a carga da saída. Depois vieram os circuitos NMOS, ou que usam transistores MOS negativos. Eles fazem o chaveamento da fonte para o dreno quando a tensão de gate tiver o nível lógico ‘1’ e tem problemas de passagem do nível 1’, além de ter problema de curto-circuito quando é feita a descarga da saída. Assim surgiu o CMOS, ou lógica complementar, resolvendo o problema de curto-circuito, que acontece somente por pouco tempo e fazendo bem a passagem de ambos níveis lógicos. Esse estilo é o padrão para a grande maioria dos chips que temos hoje. Além desses, temos circuitos com transistores de passagem, que dependem muito da qualidade do sinal de entrada e são geralmente utilizados para multiplexadores e registradores. E por fim, circuitos com lógica dinâmica, que tem dois transistores de controle e funcionam em dois estados: pré-carga da saída, deixando a saída em ‘1’ e avaliação, quando a saída está válida. É um circuito de alta performance pois só tem rede de transistores NMOS, que tem uma resistência intrínseca menor, mas necessita de um controle para o cascateamento de portas lógicas, além de ter um consumo alto. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

8 Estilos Lógicos de baixo consumo Escala de Tensão
E = (RC/T)*CV² Consumo Performance Para diminuir o consumo de um circuito, técnica muito utilizada em CMOS, se faz a escala da tensão. Se olharmos a equação que dá o gasto de energia do circuito, podemos ver que se diminuirmos a tensão, o V, diminuiremos quadraticamente o gasto energético. Isso é muito utilizado nos equipamentos portáteis atuais, diminuindo a tensão de funcionamento quando estão na bateria ou não estão sendo utilizados. Isso acarreta uma perda na performance, como se pode ver esse gráfico de exemplo: diminuindo a tensão, diminuímos a frequência de funcionamento. Isso se deve ao fato de que com uma tensão menor, demora mais tempo para se carregar e descarregar a capacitância do próximo estágio, demorando mais para trocar o nível lógico. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

9 Estilos Lógicos de baixo consumo Lógica Adiabática
O termo adiabático na física é relacionado a um processo que mantém a energia do sistema, sem entrar ou dissipar calor Em CI’s, o termo se refere a uma lógica de transistores que recupera a energia descarregada Uma alternativa então que foi criada é a lógica adiabática, tentando aliar alta performance e consumo baixo. O termo adiabático vem do grego adiabatos (que significa impenetrável) e foi utilizado na física para nomear processos termodinâmicos onde existe uma mudança de volume, pressão e temperatura, mas não havendo troca de energia com o ambiente. Em circuitos integrados se utilizou esse termo para uma lógica de transistores que tenta recuperar a energia descarregada pelas capacitâncias de gate, o assunto do trabalho. Também pode ser chamada de lógica reversível. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

10 Estilos Lógicos de baixo consumo Lógica Adiabática
Em um circuito CMOS convencional, a maior parte da energia dissipada é referente a capacitância de gate E = (RC/T)*CV² O consumo de um circuito integrado pode ser dividido em duas partes: o consumo dinâmico e o consumo estático. O consumo estático, ou leakage, vem aumentando nas últimas tecnologias de transistores, mas ainda é pequeno em relação ao consumo dinâmico. O consumo dinâmico vem da carga e descarga das capacitâncias de gate, com a troca do valor lógico. Na lógica adiabática a ideia é fazer com que essa carga e descarga seja feita de forma lenta, distribuindo pelo período. Isso leva a se ter um gasto menor de energia, além de possibilitar a recuperação da energia. Para que isso seja feito, precisamos de uma fonte específica, que pode ser feita com senóides, em formato de escada, etc. Como o propósito do trabalho é avaliar o consumo do circuito, não será levada em conta a fonte, mas como está nas referências do trabalho, é possível fazer uma fonte com um consumo energético baixo, equiparando a de fontes de circuitos CMOS convencionais. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

11 Estilos Lógicos de baixo consumo Lógica Adiabática
Diversas: 2N-2N2P Clocked CMOS adiabatic logic (CAL) Pass-Transistor Adiabatic Logic (PAL) Efficient Charge Recovery Logic (ECRL) Positive Feedback Adiabatic Logic (PFAL) True Single-Phase Energy-Recovering Logic (TSEL) Single-phase source-coupled adiabatic  logic (SCAL) Na literatura então eu estudei diversos circuitos adiabáticos e a ideia em geral é a mesma: Duas redes lógicas com um tipo de transistor, sendo uma a lógica normal e a outra negada, que implementam a função da porta lógica; Memorização da saída por transistores PMOS ou inversores cruzados; Fonte em formato trapezoidal ou senoidal; As diferentes são: a CAL, que utiliza transistores de controle para o cascateamento, como é feito na lógica dinâmica; A TSEL e a SCAL, que utiliza uma tensão de referência, uma fonte senoidal e o cascateamento é feito com a alternância de circuitos NMOS e PMOS. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

12 Estilos Lógicos de baixo consumo Lógica Adiabática
Transistores MN3 e MN4 implementam a função a ser executada Transistores MP1, MP2, MN1 e MN2 fazem a memorização das saídas Vou utilizar a lógica 2N-2N2P para explicar o funcionamento da lógica, que também será utilizada para a comparação posterior com circuito do somador completo. A estrutura é mostrada na figura. Os transistores MP1, MP2, MN1 e MN2 são inversores cruzados, que fazem a memorização do valor da saída e a coerência entre as saídas normal e negada, uma sendo sempre a inversa da outra. Os transistores MN3 e MN4 fazem a função, podendo ser substituídos por qualquer rede de transistores. Nesse caso implementam a função de inversão do sinal de entrada. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

13 Estilos Lógicos de baixo consumo Lógica Adiabática
Tem-se quatro fases de funcionamento: entrada, avaliação, retenção e recuperação O funcionamento se dá em 4 fases, como pode-se ver na figura: Na fase de entrada a fonte fica em ‘0’ e as entradas podem variar. Na fase de avaliação a fonte sobe lentamente até ‘1’ e a entrada precisa se manter estável. Na fase de retenção temos o dado válido, mantido pela fonte. E por fim a fase de recuperação quando a fonte volta para zero e a descarga é recuperada até atingir a tensão de threshold, por isso trata-se de um processo parcialmente adiabático. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

14 Análise Elétrica Ferramentas
Modelo PTM SpiceOpus Então partindo para a implementação vou apresentar as ferramentas que utilizei para a simulação do circuito: O modelo de transistor foi o PTM, que é um trabalho acadêmico feito na universidade estadual do Arizona nos Estados Unidos. A ideia do trabalho é prever as tecnologias de transistores que estão por vir e poder assim se estudar futuros problemas e soluções. O simulador utilizado foi o SpiceOpus de uma universidade da Eslovênia, muito utilizado, gratuito e bastante estável. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

15 Análise Elétrica Funcionamento
TSEL e SCAL não funcionaram com o modelo PAL não funcionou a 250 MHz 2N-2N2P: Fonte Entrada Para realizar as simulações com igualdade de condições para comparação das famílias adiabáticas, utilizou-se o seguinte padrão: Frequência de funcionamento de 250MHz. Modelo PTM de 45nm para alto desempenho. Carga de saída feita por um inversor CMOS com tamanho de transistores de 4 vezes maior que o tamanho mínimo. Montagem dos circuitos com transistores com tamanho mínimo. De cara já se viu que TSEL e SCAL não funcionaram no modelo utilizado: o aconteceu foi que a diferença pequena entre a tensão de funcionamento (1V) e a tensão de threshold (0.5V) acabou por não funcionar essas famílias. Foi feita uma implementação com um modelo mais antigo para referência no trabalho. O PAL também teve problemas: não funcionou a 250MHz e foi testado a 25 MHz para referência. O 2N-2N2P foi um dos que funcionaram bem e pode-se ver o gráfico de funcionamento de uma porta lógica inversora: a fonte trapezoidal, a entrada e a entrada negada, a saída e a saída negada. O funcionamento está correto, visto que quando a fonte está estável temos o resultado correto nas saídas. Entrada Negada Saída Saída Negada UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

16 Análise Elétrica Consumo
Recuperação de energia acontece até atingir a tensão de threshold Analisando o gráfico de corrente podemos ver um retorno de corrente embora pequeno e no gráfico de energia podemos ver claramente que existe uma recuperação de energia até a tensão de threshold, no caso desse modelo, aproximadamente metade da tensão de funcionamento. Em tecnologias da época em que essas famílias foram feitas, essa diferença era 5 a 8 vezes maior, tendo-se um resultado muito melhor. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

17 Análise Elétrica Comparação
Então para se fazer uma breve comparação entre as famílias lógicas se fez uma medição de gasto energético para um período e se obteve o resultado mostrado na tabela: PAL, mesmo funcionando em uma frequência mais baixa, obteve um resultado muito ruim, sendo uma ideia praticamente descartada. PFAL teve o pior resultado entre todas, mostrando a dificuldade do NMOS passar o valor lógico ‘1’. As outras tiveram resultados bastante parecidos. Na comparação de atrasos, excluindo o PAL, temos em vermelho o PFAL mostrando uma demora maior na subida e na descida. Em verde temos o ECRL, com a subida e a descida mais rápida. E os outros dois ficaram bastante parecidos, sendo que CAL foi medida durante o funcionamento, o que em tese tornariam os dois com funcionamento igual. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

18 Layout O que é layout simbólico?
Além da análise elétrica foi feito um exercício de layout para avaliar a possibilidade de se criar uma biblioteca de células utilizando lógica adiabática. Para simplificar essa análise, utilizou-se uma representação no estilo de layout simbólico. Geralmente no desenvolvimento dos circuitos utilizamos um esquemático para analisar questões elétricas e funcionais. Porém, é necessário desenvolver o layout desse circuito para posteriormente enviarmos a uma foundry, onde o circuito será fabricado. O layout simbólico é uma representação desse layout, facilitando a visualização do mesmo para eventuais simplificações e para implementar o layout propriamente dito. Nesse caso temos em azul os layers de metal, vermelho os layers de polissilício, verde os layers de área ativa positiva, amarelo os de área ativa negativa e os x são os contatos entre os layers e os pinos de entrada e saída. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

19 Layout Lógica Adiabática
Se formos levar em conta a implementação de uma célula padrão, ela precia ter um layer de metal em cima para tensão e outro embaixo para terra. Isso facilita no cascateamento. Essa célula tem uma altura padrão para todas células, determinada pela maior célula, acarretando uma perda de espaço em portas lógicas mais simples. Em CMOS temos que encaixar as entradas e saídas entre os transistores PMOS e NMOS, causando dificuldade de roteamento. Usando lógica adiabática, teríamos uma célula parecida com essa. A altura mínima seria pequena, determinada pelos layers de metal, no caso 4. E é importante verificar que como há uma rede lógica de um tipo de transistor somente, o roteamento fica simplificado. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

20 Layout Lógica Adiabática
Terra? Tensão de referência? Tensão do sistema? Diferentes fontes de clock Mas existem problemas quanto a quantidade de tensões e referências. A abordagem quanto a isso teria que ser diferente pois são diversos: fonte trapezoidal, terra, tensão de referência ou tensão do sistema. Isso dificultaria a implementação de uma célula padrão. Outro problema identificado é quanto ao cascateamento. Como o circuito nesse caso tem quatro fases, são necessárias quatro fontes trapezoidais para um correto cascateamento, inviabilizando uma célula padrão. Isso só seria possível com famílias adiabáticas que utilizem uma fonte somente como TSEL e SCAL. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

21 Implementação Full-Adder CMOS
Por fim então foi feita a implementação de um full-adder, que nada mais é que a soma de dois bits e o vai-um dessa soma. A implementação utilizada levou em conta a utilização de dois circuitos diferentes. Isso foi feito para simplificar a comparação com o circuito adiabático, visto que as abordagens melhoradas se valem de utilizar o resultado do vai-um para calcular a soma. Como a medição de consumo é feita na fonte e isso acarretaria em duas fontes diferentes para o circuito adiabático, se utilizou dois circuitos com a mesma fonte. Utilizando CMOS então temos o circuito de soma e o circuito de vai-um, com as lógicas complementares utilizando transistores de tipos diferentes. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

22 Implementação Full-Adder 2N-2N2P
Com 2N-2N2P então o circuito usa as mesmas redes de transistores mas implementando somente com transistores NMOS. O circuito de soma e o circuito de vai-um. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

23 Implementação Full-Adder Comparação
Então foram implementados esses dois circuitos com o modelo PTM de 45 nm, todos transistores com tamanho mínimo e testados nos mesmos moldes: frequência de 250MHz, carga de um inversor CMOS com 4 vezes o tamanho mínimo, SpiceOpus. O CMOS funcionou perfeitamente, em vermelho, muito robusto e com um consumo baixo. O mesmo circuito CMOS foi colocado para funcionar em uma tensão abaixo da tensão de threshold, no caso 0.4V. Como esperado não funcionou na frequência de teste, para comparação foi utilizado 25MHz. O que se obteve foi um consumo com uma ordem de grandeza menor que o CMOS, mas uma dificuldade na carga. Como se vê na figura a esquerda, a soma foi mais afetada por ter uma resistência maior por ter três transistores em série. Nesse caso a frequência de operação deveria ser menor ainda para garantir um funcionamento correto. Por fim, o circuito adiabático, em azul, mantém o resultado apenas por uma parte do período e obteve um consumo parecido com o CMOS. Levando em conta que tem um consumo dobrado por ter duas saídas, pode-se entender que existe uma recuperação de energia, mas não o suficiente para fazer valer a pena esse overhead. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

24 Conclusão Pesquisa e Análise Elétrica
Importância pela revisão da literatura Aprendizado e desenvolvimento de uma tecnologia alternativa Revisão de conceitos da faculdade Identificação de problemas e soluções Então, concluindo o trabalho, gostaria de destacar alguns pontos positivos do trabalho, como a revisão da literatura da área, existindo diversos artigos e faltava um trabalho que reunisse essas informações. O aprendizado e o desenvolvimento de uma lógica diferente da que estamos acostumados, abrindo um pouco a visão para outras possibilidades. A revisão de diversos conceitos e conhecimentos adquiridos durante a faculdade, que foram importantes no desenvolvimento dos testes. E a capacidade de enxergar os problemas e possíveis soluções em cada questão que surgia durante o trabalho. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

25 Facilidade de roteamento
Conclusão Layout PRÓS CONTRAS Altura pequena Várias alimentações Facilidade de roteamento Cascateamento A conclusão quanto a possibilidade de gerar uma biblioteca de células foi a que se teve durante a apresentaçaão: Os prós são a altura pequena, com a facilidade de roteamento devido a um tipo de transistor. E os contras são as várias alimentações e os problemas de cascateamento, o que necessitaria de uma família lógica com uma fonte somente. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

26 Conclusão Comparação Comprovado: robustez CMOS
Alternativa: subthreshold em tecnologias menores Problema: diminuição da diferença: Vdd – Vth Solução: a ideia ainda é válida! Quanto a comparação o que podemos levar é que mesmo com as tecnologias atuais o CMOS continua sendo muito robusto e com um consumo cada vez menor. O funcionamento do circuito em nível subthreshold surge como uma alternativa em tecnologias menores, funcionando em frequências cada vez maiores. O problema verificado para circuitos adiabáticos foi que a diminuição da diferença entre a tensão de funcionamento e a tensão de threshold acarretou problemas de funcionamento para algumas famílias e diminui em muito a economia de energia em relação a tecnologias anteriores. Porém, a ideia ainda é válida. Existem empresas que vendem propostas adiabáticas para circuitos e acredito que seja possível desenvolver uma nova família de lógica adiabática levando em conta os novos desafios que as tecnologias atuais trazem. UFRGS - Engenharia de Computação Trabalho de Diplomação Porto Alegre, julho de 2010

27 UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL
INSTITUTO DE INFORMÁTICA CURSO DE GRADUAÇÃO EM ENGENHARIA DE COMPUTAÇÃO Estudo e Implementação de Lógica Adiabática para Circuitos Integrados com Baixo Consumo LUCAS MACHADO Obrigado pela atenção. Estou disponível agora para perguntas da banca. Perguntas?