A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

Microprocessador 8051 Aula 01 Prof Afonso Ferreira Miguel.

Apresentações semelhantes


Apresentação em tema: "Microprocessador 8051 Aula 01 Prof Afonso Ferreira Miguel."— Transcrição da apresentação:

1 Microprocessador 8051 Aula 01 Prof Afonso Ferreira Miguel

2 Sistemas Processados Fundamentos de computação: (cont.) Programa (Software): conjunto de instruções arranjadas de forma organizada que apresenta função específica (Ex: Programas Básicos, Aplicativos, Utilitários, etc.); Programa (Software): conjunto de instruções arranjadas de forma organizada que apresenta função específica (Ex: Programas Básicos, Aplicativos, Utilitários, etc.); Firmware: Programa que está armazenado em memória não volátil (ROM); Firmware: Programa que está armazenado em memória não volátil (ROM); Hardware: partes eletrônicas de um microcomputador; Hardware: partes eletrônicas de um microcomputador; Microcontrolador: microcomputador integrado num único chip (microprocessador + periféricos); Microcontrolador: microcomputador integrado num único chip (microprocessador + periféricos);

3 Sistemas Processados Periféricos Periféricos Circuitos acessórios ao computador que realizam tarefas específicas; Circuitos acessórios ao computador que realizam tarefas específicas; Exemplos: Exemplos: Timers;Timers; CCP (Comparação, Captura e PWM);CCP (Comparação, Captura e PWM); Conversores Analógico-Digital e Digital-Analógico;Conversores Analógico-Digital e Digital-Analógico; Portas de comunicação (USART, I2C, SPI, USB, CAN,...).Portas de comunicação (USART, I2C, SPI, USB, CAN,...).

4 Arquiteturas von Neumann von Neumann Instruções e dados compartilham a mesma unidade física de memória Hamacher – Computer Organization

5 Arquiteturas - von Neumann A AX BX CX DX tempAtempB IR=MOVAX,0 MA =0 MD=MOVAX,0 BUS Entrada B Saída Z Entrada AEntrada B Saída Z Entrada A MOV AX,0 MOV BX,1 ADD AX,BX JMP MOV AX,0 MOV BX,1 ADD AX,BX JMP Memória IP =0 uP tempA=0...4O5 4L6 4A7 Inst. Dados

6 Arquiteturas Harvard Harvard Instruções e dados são armazenados em memórias diferentes Heuring – Computer Systems Disignd and Architecture Vantagem: Instruções e dados podem ser acessados simultaneamente, aumentando o desempenho!

7 Arquiteturas Harvard Harvard AX BX CX DX tempAtempB IR=MOVAX,0 MA =0 MD=MOVAX,0 BUS Entrada B Saída Z Entrada AEntrada B Saída Z Entrada A MOV AX,0 MOV BX,1 ADD AX,BX JMP MOV AX,0 MOV BX,1 ADD AX,BX JMP Memória de Programa IP =0 uP tempA=0...4O1 4L2 4A3 Inst. Dados Memória de Dados IP CTRL

8 Instruction Set Definição: Conjunto de instruções que um processador compreende; Definição: Conjunto de instruções que um processador compreende; Cada processador possui seu próprio conjunto de instruções, inviabilizando, na maioria dos casos, a portabilidade. Cada processador possui seu próprio conjunto de instruções, inviabilizando, na maioria dos casos, a portabilidade.

9 Instruction Set Ciclo de execução de uma instrução em processadores seqüenciais Ciclo de execução de uma instrução em processadores seqüenciais Fetch 0 Decod 0 Exec 0 Fetch 1 Decod 1 Exec 1... Primeira instrução Tempo perdido entre uma instrução e outra

10 Instruction Set Pipeline de Instrução Pipeline de Instrução Ciclo de execução de uma instrução em processadores seqüenciais com Pipeline. Ciclo de execução de uma instrução em processadores seqüenciais com Pipeline.... Fetch 0 Dec 0 Exec 0 Fetch 1 Dec 1 Exec 1 Fetch 2 Dec 2 Exec 2 Fetch 3 Dec 3 Exec 3 Na maioria das vezes, uma instrução é executada imediatamente após a outra.

11 Instruction Set CISC – Complex Instruction Set Computing CISC – Complex Instruction Set Computing Computação onde o número de instruções é muito grande; Computação onde o número de instruções é muito grande; RISC RISC Computação onde um número reduzido de instruções estão disponíveis. Computação onde um número reduzido de instruções estão disponíveis.

12 Instruction Set Considerações sobre RISC e CISC Considerações sobre RISC e CISC Uma única instrução CISC pode equivaler a várias instruções RISC; Uma única instrução CISC pode equivaler a várias instruções RISC; Uma instrução CISC precisa realizar passos semelhantes aos realizados pelas RISC equivalentes (não há ganho de desempenho); Uma instrução CISC precisa realizar passos semelhantes aos realizados pelas RISC equivalentes (não há ganho de desempenho); CISC minimiza o número de acessos a memória de programa; CISC minimiza o número de acessos a memória de programa; RISC simplifica a decodificação de instruções, deixando esta etapa mais rápida. RISC simplifica a decodificação de instruções, deixando esta etapa mais rápida.

13 Instruction Set Vantagens CISC: Vantagens CISC: Apesar do conjunto de instruções ser muito grande, oferece um número maior de instruções (ferramentas) ao programador Assembly; Apesar do conjunto de instruções ser muito grande, oferece um número maior de instruções (ferramentas) ao programador Assembly; Menor quantidade de instruções são necessárias para desenvolver um programa (programas ocupam menos memória). Menor quantidade de instruções são necessárias para desenvolver um programa (programas ocupam menos memória).

14 Instruction Set Vantagens RISC: Vantagens RISC: Etapa de decodificação tão simples que pode, em alguns casos, ser eliminada; Etapa de decodificação tão simples que pode, em alguns casos, ser eliminada; Com um número menor de instruções, os parâmetros destas podem ser agregados no opcode (código de máquina de uma instrução), simplificando inclusive o FETCH. Com um número menor de instruções, os parâmetros destas podem ser agregados no opcode (código de máquina de uma instrução), simplificando inclusive o FETCH. Simplificação dos circuitos eletrônicos. Simplificação dos circuitos eletrônicos.

15 Quem é melhor? RISC x CISC

16 Microcontrolador 8051 (MCS-51) Família INTEL MSC-51 – CISC/von Neumann Família INTEL MSC-51 – CISC/von Neumann Membro original é o 8051; Membro original é o 8051; CPU de 8 bits otimizada para aplicações de controle; CPU de 8 bits otimizada para aplicações de controle; Poderosa capacidade de processamento booleano, incluindo lógica individual de bits; Poderosa capacidade de processamento booleano, incluindo lógica individual de bits; 64 Kbytes de endereçamento de memória de programa; 64 Kbytes de endereçamento de memória de programa; 64 Kbytes de endereçamento de memória de dados; 64 Kbytes de endereçamento de memória de dados; 4 Kbytes de memória de programa interna. 4 Kbytes de memória de programa interna.

17 Microcontrolador 8051 (MCS-51) Família INTEL MSC-51 Família INTEL MSC bytes de memória RAM de dados interna; 128 bytes de memória RAM de dados interna; 32 linhas de I/O bidirecionais endereçáveis individualmente; 32 linhas de I/O bidirecionais endereçáveis individualmente; 2 Timers/Contadores de 16 bits; 2 Timers/Contadores de 16 bits; 5 entradas de interrupções (3 internas e 2 externas) com 2 níveis de prioridade; 5 entradas de interrupções (3 internas e 2 externas) com 2 níveis de prioridade; 1 oscilador interno de clock. 1 oscilador interno de clock.

18 Microcontrolador 8051 (MCS-51)

19

20 Pinagens Pinagens

21 Microcontrolador 8051 (MCS-51) Organização de Memória Organização de Memória

22 Microcontrolador 8051 (MCS-51) Memória de programa Externa Memória de programa Externa

23 Microcontrolador 8051 (MCS-51) Memória de dados Interna Memória de dados Interna FFh Acessívelsomentepor endereçamentoindireto(128 bytes superiores) 80h FFh Acessível por endereçamento direto(SFRs: Portes, Bits de controles dos Timers, Acumulador,etc) 80h 7Fh Acessível por endereçamento direto e indireto (128 bytes inferiores) 00h FFh Acessívelsomentepor endereçamentoindireto(128 bytes superiores) 80h FFh Acessível por endereçamento direto(SFRs: Portes, Bits de controles dos Timers, Acumulador,etc) 80h 7Fh Acessível por endereçamento direto e indireto (128 bytes inferiores) 00h

24 Microcontrolador 8051 (MCS-51) 128 bytes inferiores da RAM 128 bytes inferiores da RAM

25 Microcontrolador 8051 (MCS-51) 128 bytes inferiores da RAM 128 bytes inferiores da RAM

26 Microcontrolador 8051 (MCS-51) 128 bytes inferiores da RAM 128 bytes inferiores da RAM

27 Microcontrolador 8051 (MCS-51) 128 bytes inferiores da RAM 128 bytes inferiores da RAM

28 Microcontrolador 8051 (MCS-51) Program Status Word Program Status Word

29 Microcontrolador 8051 (MCS-51) Registradores de Funções Especiais (SFRs) Registradores de Funções Especiais (SFRs)

30 Microcontrolador 8051 (MCS-51) Regs de Funções Especiais (SFRs) Regs de Funções Especiais (SFRs)

31 Microcontrolador 8051 (MCS-51) Modos de endereçamento Modos de endereçamento Particular On-chip Resources: This includes the Accumulator (A), the Stack Pointer (SP), the Data Pointer (DP), the Program Counter (PC), and the Carry (C). Other On-chip Registers are Memory- mapped while these have special Op-codes. Particular On-chip Resources: This includes the Accumulator (A), the Stack Pointer (SP), the Data Pointer (DP), the Program Counter (PC), and the Carry (C). Other On-chip Registers are Memory- mapped while these have special Op-codes. Immediate operands: The # sign is the designator. These are 8-bits except for DPTR contents (16-bits). Immediate operands: The # sign is the designator. These are 8-bits except for DPTR contents (16-bits). Register operands: Designated as Rn, where n is One of the four Register Banks is used (PSW selected). Register operands: Designated as Rn, where n is One of the four Register Banks is used (PSW selected).

32 Microcontrolador 8051 (MCS-51) Modos de endereçamento Modos de endereçamento Direct Operands: From 00 to FF Hex, specifies one of the internal data addresses. Direct Operands: From 00 to FF Hex, specifies one of the internal data addresses. Indirect Address: Designated where i is 0 or 1, uses the contents of R0 or R1 in the selected Register Bank to specify the address. Other form using Accumulator contents. Indirect Address: Designated where i is 0 or 1, uses the contents of R0 or R1 in the selected Register Bank to specify the address. Other form using Accumulator contents.

33 Microcontrolador 8051 (MCS-51)

34

35

36

37

38

39

40

41 Ferramentas de desenvolvimento IAR Ferramentas de desenvolvimento IAR

42 Microcontrolador 8051 (MCS-51) Portas de IO Portas de IO Four 8-bit I/O ports; Four 8-bit I/O ports; Most have alternate functions; Most have alternate functions; Quasi-bidirectional: Quasi-bidirectional: Soft pull-up when port latch contains a 1. Can be used as inputs (30kohm average pull-up).Soft pull-up when port latch contains a 1. Can be used as inputs (30kohm average pull-up).

43 Microcontrolador 8051 (MCS-51) Porta P0 Porta P0 As an I/O port: As an I/O port: No strong pull-up, outputs act as open drain.No strong pull-up, outputs act as open drain. As a multiplexed data bus: As a multiplexed data bus: Tristate bus with strong pull-ups.Tristate bus with strong pull-ups. 8-bit instruction bus, strobed by PSEN.8-bit instruction bus, strobed by PSEN. Low byte of address bus, strobed by ALE.Low byte of address bus, strobed by ALE. 8-bit data bus, strobed by WR and RD.8-bit data bus, strobed by WR and RD. 3.2 mA outputs (about 8 LS-TTL loads). 3.2 mA outputs (about 8 LS-TTL loads).

44 Microcontrolador 8051 (MCS-51) Porta P1 Porta P1 As an I/O port: As an I/O port: Standard quasi-bidirectional.Standard quasi-bidirectional. Alternate functions: Alternate functions: Only on some derivatives.Only on some derivatives. 1.6 mA outputs (about 4 LS-TTL loads). 1.6 mA outputs (about 4 LS-TTL loads).

45 Microcontrolador 8051 (MCS-51) Porta P2 Porta P2 As an I/O port: As an I/O port: Standard quasi-bidirectional.Standard quasi-bidirectional. Alternate functions: Alternate functions: High byte of address bus for external program and data memory accesses.High byte of address bus for external program and data memory accesses. 1.6 mA outputs (about 4 LS-TTL loads). 1.6 mA outputs (about 4 LS-TTL loads).

46 Microcontrolador 8051 (MCS-51) Porta P3 Porta P3 As an I/O port: As an I/O port: Standard quasi-bidirectional.Standard quasi-bidirectional. Alternate functions: Alternate functions: Serial I/O- TXD, RXDSerial I/O- TXD, RXD Timer clocks- T0, T1Timer clocks- T0, T1 Interrupts- INT0, INT1Interrupts- INT0, INT1 Data memory- RD, WRData memory- RD, WR 1.6 mA outputs (about 4 LSTTL loads). 1.6 mA outputs (about 4 LSTTL loads).

47 Microcontrolador 8051 (MCS-51) Valores após o RESET Valores após o RESET REGISTROVALORREGISTROVALOR PC0000 HTMOD00 H ACC00 HTCON00 H B TH000 H PSW00HTL000 H SP07 HTH100 H DPTR0000 HTL100 H P0 a P3FF H ou B SCON00 H IP0XX00000 BSBUFindeterminado IE00 HPCON (CMOS)0XXX0000 B

48 Microcontrolador 8051 (MCS-51) Ligando o 8051 – Circuito de RESET típico Ligando o 8051 – Circuito de RESET típico

49 Microcontrolador 8051 (MCS-51) Ligando o 8051 – Clock Ligando o 8051 – Clock


Carregar ppt "Microprocessador 8051 Aula 01 Prof Afonso Ferreira Miguel."

Apresentações semelhantes


Anúncios Google