A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

Aula 9, Exp 7: Filtros e Síntese de Sinais

Apresentações semelhantes


Apresentação em tema: "Aula 9, Exp 7: Filtros e Síntese de Sinais"— Transcrição da apresentação:

1 Aula 9, Exp 7: Filtros e Síntese de Sinais
Aula 9, Exp 7: Filtros e Síntese de Sinais Fabbryccio Cardoso Dalton S. Arantes DECOM-FEEC-UNICAMP

2 Oscilador Digital – Método LUT
Ts

3 Implementação Counter 0, 1, ..., N-1, 0, ..., N-1, ... address ROM saída

4 Transformada Z

5 Modelagem de Sistemas

6 Oscilador Digital – Método Z

7 Resposta ao Impulso h(n)

8 Tarefas Síntese de uma senoide de 12 kHz
Síntese de uma senoide de 900 Hz Filtro passa-baixas de 2 kHz Filtro passa-altas de 2 kHz De-bouncing para o botão Enter Seletor de 5 entradas

9 Experimento Controle do seletor De-Bouncing Enter Left Right
Passa-Baixas Seletor Passa-Altas Left Right Senoide 12kHz Senoide 900Hz

10 Passa-Baixas e Passa-Altas
xlfda_numerator(‘LPF’) xlfda_numerator(‘HPF’) FIR

11 Bloco FIR

12 Interface do Bloco FIR

13 FDA TOOL: passa baixas

14 FDA TOOL: passa altas

15 Senoide 900 Hz Implementar equação de diferenças;
A entrada do sistema deve ser um pulso unitário; O pulso de entrada pode ser implementado por

16 Senoide de 12 kHz Implementar usando ROM para armazenar as amostras e um contador para endereçar;

17 Diagrama de tempo do debouncer
1 2 3 4 5 6 7 48000 CLK btn signal BTN REG counter ~48000 relacional pb_down

18 Debouncer en Counter == relacional REG d en btn_sig 50e6 const and
pb_down not z -1

19 Controle do seletor Contador que conta de 0 a 4 ciclicamente;
Contador deverá ser incrementado de 1 apenas quando o Botão Enter for pressionado.

20 Diagrama de tempo do controlador
CLK pb_down sel en Counter pb_down sel

21 Seletor: MUX

22 Avaliação Visto (5 pontos) Fontes (5 pontos)


Carregar ppt "Aula 9, Exp 7: Filtros e Síntese de Sinais"

Apresentações semelhantes


Anúncios Google