A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

MEMÓRIA FLASH PUCRS - Programação de periféricos Bruno Vollino Vinicius Camargo.

Apresentações semelhantes


Apresentação em tema: "MEMÓRIA FLASH PUCRS - Programação de periféricos Bruno Vollino Vinicius Camargo."— Transcrição da apresentação:

1 MEMÓRIA FLASH PUCRS - Programação de periféricos Bruno Vollino Vinicius Camargo

2 Sumário Histórico Funcionamento Célula EEPROM Programação Apagamento Leitura NOR vs NAND Arquitetura NOR Arquitetura NAND Características Bibliografia 2

3 Histórico Composta de células EEPROM (Eletrically-Erasable Programmable Read-Only Memory), derivadas das EPROM (Erasable Programmable Read-Only) [Frohman-Bentchkowsky 1971]. Publicado originalmente no artigo A new flash E²PROM cell using triple polysilicon technology publicado em 1984 por Fujio Masuoka, da Toshiba Corp., na International Electron Devices Meeting, da IEEE. F-E²PROM = Flash Electrically Erasable-PROM 3

4 Histórico Arquitetura NOR: Passou a ser utilizada pela Intel a partir de 1988 para substituir chips ROM. Tornou-se o tipo mais importante de memória não volátil da década de 80, sendo utilizada para armazenamento de BIOS e firmwares. Arquitetura NAND: Proposta em 1989 por Fujio Masuoka. Popularizou-se a partir do final da década de 90, utilizada em pen-drives e celulares. No ano de 2000 foram vendidas mais de 800 milhões de unidades de dispositivos com uma memória flash de 16-Mb [BEZ 2003]. O grupo Open NAND Flash Interface Working Group (ONFI) desenvolve um padrão de interface para os chips NAND. 4

5 Célula EEPROM Porta de controle Porta flutuante Camadas isolantes Substrato semi-condutor 5

6 Célula EEPROM Programando uma célula Processo de Hot Carriers Injection (HCI) 6

7 Célula EEPROM Apagando uma célula 7

8 Célula EEPROM Leitura de uma célula Processo de Fowler–Nordheim tunneling. 8 Bit 1Bit 0

9 NOR vs NAND Arquitetura NOR Acesso aletório aos dados. A relação de dados armazenados/espaço físico é menor. Possui transistores de controle para cada célula. Tempo de programação e apagamento maiores que o NAND. 9

10 NOR vs NAND Arquitetura NOR 10

11 NOR vs NAND Arquitetura NAND Acesso seqüencial aos dados. A relação de dados armazenados/espaço físico é maior. Possui transistores de controle para cada array de células. Tempo de programação e apagamento menores. 11

12 NOR vs NAND Arquitetura NAND 12

13 Características Volatilidade [Bez 2003] É não volátil, porém com o passar do tempo as células vão perdendo sua carga o que pode acarretar em perda de dados. São especificadas para reter os dados por cerca de dez anos. O floating gate armazena uma energia de cerca de 2 V – correspondente a um número de 10 3 (mil) a 10 4 (dez mil) elétrons. Com a perda de 20% desse número (que ocorre na proporção de de 2-20 por mês) pode haver erro na leitura. 13

14 Características Durabilidade [Bez 2003] As memórias flash podem realizar operações de programar/apagar por um número limitado de vezes, que é de aproximadamente 10 5 (cem mil) ciclos Isto ocorre devido aos elétrons que ficam aprisionados durante a travessia entre a camada isolante e o floating gate, alterando a leitura da célula. 14

15 Características 15 Geração [Bez 2003] EstruturaCapacidadeCiclos de escrita Primeira Array único256 kb – 2 Mb10 4 Segunda Sectors1Mb -16 Mb10 5 Terceira 1998-Atual Banks64 Mb Gb ?? 10 5

16 Bibliografia [Frohman-Bentchkowsky 1971] D. Frohman-Bentchkowsky, Memory behavior in a floating-gate avalanche-injection MOS (FAMOS) structure, Appl. Phys. Lett., vol. 18, pp. 332–334, [Masuoka1984] A new flash E 2 PROM cell using triple polysilicon technology. Masuoka, F.; Asano, M.; Iwahashi, H.; Komuro, T.; Tanaka, S. Electron Devices Meeting, 1984 International Volume 30, Issue, 1984 Page(s): 464 – 467. [Bez 2003] Bez, R.; Camerlenghi, E.; Modelli, A.; Visconti, A.; Proceedings of the IEEE, Volume 91, Issue 4, April 2003 Page(s):489 – 502. Digital Object Identifier /JPROC Introduction to Flash memory, disponível em Acesso: Flash memory, disponível em Acesso:

17 MEMÓRIA FLASH PUCRS - Programação de periféricos Bruno Vollino Vinicius Camargo Dúvidas?


Carregar ppt "MEMÓRIA FLASH PUCRS - Programação de periféricos Bruno Vollino Vinicius Camargo."

Apresentações semelhantes


Anúncios Google