A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

Novembro de 2005 Sistemas Digitais 1 Síntese clássica de circuitos sequenciais síncronos Prof. Carlos Sêrro Alterado para l ó gica positiva por Guilherme.

Apresentações semelhantes


Apresentação em tema: "Novembro de 2005 Sistemas Digitais 1 Síntese clássica de circuitos sequenciais síncronos Prof. Carlos Sêrro Alterado para l ó gica positiva por Guilherme."— Transcrição da apresentação:

1 Novembro de 2005 Sistemas Digitais 1 Síntese clássica de circuitos sequenciais síncronos Prof. Carlos Sêrro Alterado para l ó gica positiva por Guilherme Arroz SISTEMAS DIGITAIS

2 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais2 Diagramas de estado  A síntese de um circuito sequencial síncrono segue, naturalmente, uma sequência de passos oposta à da análise que estudámos anteriormente  Em geral começa-se o processo de síntese pela elaboração do diagrama de estados da máquina sequencial, a partir de uma descrição em língua natural (português)

3 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais3 Diagramas de estado  Põe-se, assim, o problema da concepção de um diagrama de estados a partir da descrição do funcionamento de uma máquina sequencial  Este é um método heurístico  A melhor forma de aprender a gerar diagramas de estados é estudar vários exemplos

4 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais4 Detector da sequência 0101  Admitamos que pretendíamos obter um  Admitamos que pretendíamos obter um circuito que identifique a ocorrência da sequência binária 0101 na sua (única) entrada   Quando isso ocorrer, e só nessas circunstâncias, a saída do circuito deve vir a 1  Este circuito é um detector da sequência 0101

5 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais5 Detector da sequência 0101  O circuito pretendido possui o seguinte diagrama de blocos

6 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais6 Detector da sequência 0101  Começamos por optar por uma máquina de Mealy ou de Moore  Se optarmos por uma máquina de Moore, a saída só passará a 1 depois do último bit da sequência, se esta tiver sido completamente identificada  Se optarmos por uma máquina de Mealy, a saída surge em coincidência temporal com o último bit da sequência

7 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais7 Detector da sequência 0101  Por outro lado, se o último bit da sequência tiver uma duração encurtada, então a saída da máquina de Mealy também tem a sua duração encurtada  Mas a máquina de Moore terá uma saída com a duração exacta de um período de relógio, qualquer que seja a duração do último bit da sequência

8 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais8 Detector da sequência 0101 Admitiu-se o uso de FFs ET a comutar nos flancos descendentes

9 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais9 Detector da sequência 0101  Comecemos por gerar o diagrama de estados de uma máquina de Moore que detecta as sequências 0101  Mais tarde geraremos o diagrama de estados de uma máquina de Mealy

10 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais10 Detector da sequência 0101  Começamos por um estado inicial, digamos o estado A  O facto de se tratar de um estado inicial vem representado pela seta que vai parar ao estado A

11 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais11 Detector da sequência 0101  Notar como se tem Z=0 no estado A porque ainda não estão reunidas as condições para gerar Z=1  Isto é, ainda não foi detectada a sequência 0101 Z=0 no estado A

12 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais12 Detector da sequência 0101  Estando no estado A, vamos para um outro estado, B, se a entrada tiver o valor 0, mas ficamos no estado A se a entrada tiver o valor 1  No estado B temos Z=0 (ainda não temos a sequência detectada) X=0 no estado A

13 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais13 Detector da sequência 0101  Estando no estado B, vamos para um outro estado, C, se a entrada tiver o valor 1  Mas ficamos no estado B se a entrada tiver o valor 0  Pode ser o início de uma sequência  No estado C temos Z=0 (ainda não temos a sequência detectada)

14 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais14 Detector da sequência 0101  Continuemos com um estado D Não pode ser início de uma sequência

15 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais15 Detector da sequência 0101  E com um estado E Pode ser início de uma nova sequência

16 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais16 Detector da sequência 0101  Finalmente

17 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais17 Detector da sequência 0101  Notemos como esta máquina permite a detecção de sequências sobrepostas  Ex: Z=1

18 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais18 Detector da sequência 0101  Como seria se quisessemos desenhar um detector das sequências 0101 que não detectasse sequências sobrepostas?  Não vamos dar a resposta  Constitui um bom exercício inicial  E se quis é ssemos um detector de Mealy?

19 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais19 Detector da sequência 0101  Diagrama de estados de um detector de Mealy que aceita sequências sobrepostas

20 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais20 Detector da sequência 0101  Notar a forma como são gerados os diversos valores lógicos na saída Z. Exs: No estado A a saída vale 0 se a entrada valer 0 No estado D a saída vale 0 se a entrada valer 0 mas Vale 1 se a entrada valer 1 X/Z

21 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais21 Detector da sequência 0101  Como vimos atrás, a evolução da saída Z é diferente consoante a máquina seja de Mealy ou de Moore  Vejamos os diagramas temporais gerados nos dois casos

22 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais22 Detector da sequência 0101  Diagramas temporais de Mealy e de Moore

23 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais23 Detector da sequência 0101  Diagramas temporais de Mealy e de Moore

24 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais24 Detector da sequência 0101  Diagramas temporais de Mealy e de Moore

25 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais25 Síntese clássica  Agora que já sabemos gerar diagramas de estado (ou as equivalentes tabelas de estados e de saídas) podemos prosseguir com o processo de síntese  Já conhecida da síntese dos contadores com ciclos de contagem arbitrários  Também conhecida através do processo de análise da aula anterior (é ao “contrário”)

26 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais26 Síntese clássica  Vejamos os passos da síntese dita clássica, depois de estabelecido o diagrama de estados ou a tabela de estados/saída  mais tarde aprenderemos outro processo de síntese, designado por síntese com 1 FF por estado

27 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais27 Síntese clássica  1º passo: escolha dos FFs  Nº mínimo (1) de FFs e tipo (D, JK, etc.)  Escolha arbitrária, não havendo garantia de minimizações  Geramos a tabela de excitações dos FFs que tivermos escolhido (1) Não é garantido que um n ú mero m í nimo de Flip-flops dê um circuito mais simples

28 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais28 Síntese clássica com FFs D  Vamos exemplificar com o detector de Mealy das sequência 0101 sobrepostas

29 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais29 Síntese clássica com FFs D  Passo prévio: geração da tabela de estados/saída a partir do diagrama de estados Notar como a saída Z vem a 0 nos estados A, B e C, e igual a X no estado D Como podemos identificar os valores em Z directamente no diagrama de estados?

30 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais30 Síntese clássica com FFs D  Verifica~se que a máquina é de Mealy por causa dos valores de saída no estado D  Porque nos outros estados a saída só depende do estado actual, mas não da entrada actual  Saída de Moore nos estados A, B e C  Saída de Mealy no estado D  máquina de Mealy

31 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais31 Síntese clássica com FFs D  Escolhemos usar FFs do tipo D  mais tarde repetiremos a síntese clássica com FFs JK  precisamos de 2 na síntese clássica (o menor número de FFs 2 2 = 4 estados)  Não importa se eles possuem estrutura MS ou ET, se comutam no flanco ascendente ou descendente. Têm de ser todos iguais.  Só quando desenharmos o logigrama é que iremos tomar essa decisão

32 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais32 Síntese clássica  2º passo: codificação dos estados  Em princípio, arbitrária  ao contrário do que sucedia na síntese dos contadores síncronos, em que a codificação dos estados era imposta pela sequência de contagem pretendida  Porém, razões de natureza prática podem impôr determinadas codificações (ver à frente)  Obtemos a tabela de transições e de saída do circuito

33 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais33 Síntese clássica com FFs D  Porque queremos que a máquina inicie o seu funcionamento pelo estado A, precisamos de fornecer inicialmente uma configuração aos FFs correspondente a esse estado, actuando entradas de PRESET ou de CLEAR assíncronas no “power on”  As entradas assinc. a utilizar dependem da codificação que escolhermos para o estado A

34 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais34 Síntese clássica com FFs D  Porque alguns FFs comerciais apenas possuem entrada de CLEAR, é razoável codificarmos o estado A com Q1Q0 = 00  Por outro lado, a saída, nesta m á quina vale 1 apenas numa situação, quando a máquina está no estado actual D e X = 1

35 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais35 Síntese clássica com FFs D  Então, a função de saída mais simples é a que resulta do produto lógico entre as saídas dos FFs e a variável de entrada.  Por isso convém que o estado D seja codificado com Q1Q0 = 11  Originando, desta forma, Z = XQ1Q0

36 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais36 Síntese clássica com FFs D  As restantes codificações são irrelevantes  Escolhemos a seguinte codificação de estados para a nossa máquina

37 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais37 Síntese clássica  3º passo: obtemos a tabela de excitações do circuito  Obtida a partir da tabela de transições do 2º passo e da tabela de excitações dos FFs  A tabela de excitações do circuito descreve as excitações a aplicar aos FFs para obter as transições descritas no diagrama de estados (e na tabela de transições)  Descreve os circuitos combinatórios de excitação

38 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais38 Síntese clássica com FFs D  Nestas condições, obtemos a seguinte tabela de transições e de saídas neste passo

39 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais39 Síntese clássica com FFs D  Então, para passar da tabela de transições obtida no 2º passo para a tabela de excitações do circuito (que queremos obter no 3º passo) basta mudar o nome das colunas, de Q(t+1) para D(t)

40 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais40 Síntese clássica com FFs D  Obtemos, então, a seguinte tabela de excitações do circuito

41 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais41 Síntese clássica  4º passo: obtemos os quadros de Karnaugh e as equações lógicas de excitação dos FFs  Obtidos a partir da tabela de excitações do circuito do 3º passo  Com a tabela de saídas obtemos as equações das saídas

42 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais42 Síntese clássica com FFs D  4º passo. Para todos os efeitos, já definimos na tabela de excitações do circuito os circuitos combinatórios de excitação dos FFs A tabela de excitações do circuito está toda definida no instante t, logo estabelece circuitos combinatórios para D1 e D0 em função de Q1, de Q0 e de X

43 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais43 Síntese clássica com FFs D  Só falta introduzirmos essa informação em quadros de Karnaugh  Relembrar a geração da saída: Z=XQ1Q0

44 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais44 Síntese clássica com FFs D  E dos quadros de Karnaugh obtemos as equações de excitação e de saída

45 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais45 Síntese clássica com FFs D  5º passo: Destas equações podemos deduzir o logigrama do circuito  Naturalmente, agora precisamos de estabelecer a estrutura dos FFs D utilizados  Escolhemos FFs ET a comutar nos flancos descendentes  Mas podíamos ter escolhidos outras estruturas para os FFs do tipo D

46 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais46 Síntese clássica com FFs D A activação de Reset no “power on” permite a imposição do estado inicial A codificado com Q1Q0 = 00

47 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais47 Síntese clássica com FFs JK  A síntese clássica com FFs JK segue todos os passos da síntese anterior  A única diferença reside nas tabelas de excitação dos FFs (JK em vez de D)

48 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais48 Síntese clássica com FFs JK  Como consequência dessa escolha, obtemos diferentes tabelas de excitação dos FFs, para a mesma tabela de transições do circuito

49 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais49 Síntese clássica com FFs JK A mesma tabela de transições dá uma tabela de excitações diferente para o circuito

50 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais50 Síntese clássica com FFs JK  Naturalmente, a uma tabela de excitações diferente correspondem quadros de Karnaugh diferentes

51 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais51 Síntese clássica com FFs JK  E a quadros de Karnaugh diferentes corresponde um logigrama diferente

52 Prof. Carlos Sêrro Novembro de 2005Sistemas Digitais52 Comparação dos dois circuitos


Carregar ppt "Novembro de 2005 Sistemas Digitais 1 Síntese clássica de circuitos sequenciais síncronos Prof. Carlos Sêrro Alterado para l ó gica positiva por Guilherme."

Apresentações semelhantes


Anúncios Google