A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

1 Aritmética Aceleração da adição. 2 Adição básica (Ripple-carry) Um circuito full adder (dado em AC1) Soma os bits A e B com o transporte anterior (C.

Apresentações semelhantes


Apresentação em tema: "1 Aritmética Aceleração da adição. 2 Adição básica (Ripple-carry) Um circuito full adder (dado em AC1) Soma os bits A e B com o transporte anterior (C."— Transcrição da apresentação:

1 1 Aritmética Aceleração da adição

2 2 Adição básica (Ripple-carry) Um circuito full adder (dado em AC1) Soma os bits A e B com o transporte anterior (C in ), dando o resultado da soma (S) e o transporte que sai (C out )

3 3 Adição básica (Ripple-carry) Adicionador Ripple-carry de n bits Problema: Os transportes (C i s) têm que se propagar entre os full adders Admitindo que cada full adder impõe um atraso, o tempo necessário para ser feita a soma será proporcional a n

4 4 Adição básica (Ripple-carry) Outra maneira de ver PFA PFA – Partial Full Adder

5 5 Adição básica (Ripple-carry) Outra maneira de ver Em que: Propagação de carry Geração de carry

6 6 Adição básica (Ripple-carry) Para um ripple adder de 4 bits Ps e Gs podem ser calculados em paralelo (ao mesmo tempo) As somas (os Ss) têm que esperar que chegue o C i respectivo

7 7 Adição básica (Ripple-carry) Para um ripple adder de 4 bits Caminho crítico – corresponde ao pior caso na propagação dos sinais Tipicamente é o que atravessa mais portas lógicas

8 8 Acelerar a adição Genericamente tem-se:

9 9 Acelerar a adição Com base nessas equações obtém-se:

10 10 Adicionador Carry Lookahead Este tipo de adicionador designa-se por carry lookahead adder (CLA) Repare no atraso associado à propagação do carry neste caso corresponde ao de 2 portas lógicas E se quisesse construir um CLA de 8 bits ? Problema com o desenho anterior: para calcular carrys de ordem elevada (e.g. C 7 ) precisaria de portas lógicas com muitas entradas......difícil de implementar na prática Uma abordagem mais realista seria usar portas com 2 entradas

11 11 Adicionador Carry Lookahead

12 12 Adicionador Carry Lookahead O caminho crítico está representado a vermelho

13 13 Adicionador Carry Lookahead

14 14 Adicionador Carry Lookahead Comparação entre os adicionadores: (supondo que apenas são utilizadas portas lógicas com 2 entradas) Nº de bits Ripple-carryCLA TempoNº de portasTempoNº de portas 49t PD 207t PD t PD 4011t PD t PD 8015t PD t PD 16019t PD t PD 32023t PD t PD 64027t PD 1021

15 15 Outros adicionadores Carry select adder A ideia consiste em preparar somas parciais para ambas as hipóteses de carry in O carry out do bloco anterior irá seleccionar qual dos 2 resultados é válido Carry skip adder Composto por vários blocos onde são calculados os Ps, mas não os Gs Os Ps são utilizados para propagar o carry ao bloco seguinte

16 16 Outros adicionadores Carry select adder (8 bits)

17 17 Outros adicionadores Carry skip adder (16 bits)

18 18 Síntese Evolução do tempo necessário para fazer uma soma de dois números representados com n bits AdicionadorTempo RippleO(n) Carry lookaheadO(log 2 n) Carry skipO(n) Carry selectO(n) n – número de bits O(x) – significa evolui proporcionalmente com a grandeza x

19 19 Síntese

20 20 Síntese

21 21 Pipelines

22 22 Introdução Arquitectura com unidade de controlo uniciclo

23 23 Introdução A mesma ideia, posta de uma forma diferente...

24 24 Introdução FetchDescodificaçãoExecuçãoAcesso à memória Write back

25 25 Introdução Por cada instrução tem-se a sequência Fetch (IF) – ler a instrução localizada no endereço dado por PC Descodificação (ID) – obter o opcode e operandos; ler os registos fonte Execução (EXE) – operações na ALU e controlo dos saltos Memória (MEM) – aceder à memória para escrever ou ler dados Write-back (WB) – escrever o resultado no registo de destino

26 26 Funcionamento em pipeline Estrutura de um pipeline Separam-se as várias etapas por registos (buffers) E sincronizam-se esses registos com um sinal de relógio comum… Obtém-se um pipeline

27 27 Funcionamento em pipeline Com mais detalhe...

28 28 Funcionamento em pipeline Ideia semelhante a uma linha de montagem: Por cada impulso de relógio é realizada uma etapa de uma instrução Se o pipeline tem N etapas, então N instruções podem estar simultaneamente dentro do pipeline Uma instrução em cada etapa Inst. iInst. i+1Inst. i+2Inst. i+3Inst. i+4

29 29 Funcionamento em pipeline Ilustração do funcionamento Inst. 1 Inst. 2 Inst. 3 Inst. 4 Inst. 5 Inst. 6 … Programa a correr

30 30 Funcionamento em pipeline Ilustração do funcionamento Inst. 1 Inst. 2 Inst. 3 Inst. 4 Inst. 5 Inst. 6 … Programa a correr Inst. 1

31 31 Funcionamento em pipeline Ilustração do funcionamento Inst. 1 Inst. 2 Inst. 3 Inst. 4 Inst. 5 Inst. 6 … Programa a correr Inst. 2Inst. 1

32 32 Funcionamento em pipeline Ilustração do funcionamento Inst. 1 Inst. 2 Inst. 3 Inst. 4 Inst. 5 Inst. 6 … Programa a correr Inst. 3Inst. 2Inst. 1

33 33 Funcionamento em pipeline Ilustração do funcionamento Inst. 1 Inst. 2 Inst. 3 Inst. 4 Inst. 5 Inst. 6 … Programa a correr Inst. 3Inst. 2Inst. 1Inst. 4

34 34 Funcionamento em pipeline Ilustração do funcionamento Inst. 1 Inst. 2 Inst. 3 Inst. 4 Inst. 5 Inst. 6 … Programa a correr Inst. 3Inst. 2Inst. 1Inst. 4Inst. 5

35 35 Funcionamento em pipeline Ilustração do funcionamento Inst. 1 Inst. 2 Inst. 3 Inst. 4 Inst. 5 Inst. 6 … Programa a correr Inst. 3Inst. 2Inst. 4Inst. 5Inst. 6

36 36 Funcionamento em pipeline Outra maneira de ver.. 1º2º3º4º5º6º7º8º9º10º11º inst 1IFIDEXEMEMWB inst 2IFIDEXEMEMWB inst 3IFIDEXEMEMWB inst 4IFIDEXEMEMWB inst 5IFIDEXEMEMWB inst 6IFIDEXEMEMWB Ciclos de relógio Por exemplo, no 5º ciclo de relógio, a instrução 1 está na fase WB, a instrução 2 na fase MEM, a instrução 3 na fase EXE, a inst. 4 está na fase ID e a inst. 5 na fase IF.

37 37 Desempenho ideal Em condições ideais O pipeline está equilibrado todas as etapas demoram o mesmo tempo O pipeline encontra-se sempre cheio tem-se sempre uma instrução em cada etapa Ganho (ideal) face a uma versão sem pipeline:

38 38 Conflitos Mas num pipeline nem tudo são rosas... Existem situações em que Instruções em fases diferentes tentam aceder ao mesmo recurso (e.g. à memória) O resultado de uma instrução depende de outra que ainda não terminou a execução Essas situações designam-se por conflitos (ou pipeline hazards) A existência de conflitos reduzem significativamente o ganho de um pipeline...

39 39 Conflitos Tipos de conflitos Conflitos de dados ocorrem quando existem dependências de dados entre instruções que se encontram dentro do pipeline Conflitos estruturais ocorrem quando duas instruções em fases diferentes tentam aceder ao mesmo recurso Conflitos de controlo ocorrem em instruções de salto, quando o salto depende de um resultado que ainda não foi calculado

40 40 Conflitos de dados Conflito RAW (Read after Write) Para ilustrar a ocorrência destes conflitos vamos considerar que temos duas instruções: instrução 1 e instrução 2 A instrução 2 vai ser executada depois da instrução 1 Vamos supor que a instrução 2 lê dados que são o resultado da instrução 1 – existe uma dependência entre as instruções O conflito ocorre se a instrução 2 tentar ler os dados antes da instrução 1 os ter escrito A instrução 2 iria ler um valor desactualizado... Exemplo:... inst. 1: ADD R0, R1, R2# R0 R1 + R2 inst. 2:SUB R5, R0, R4# R5 R0 – R4...

41 41 Conflitos de dados Conflito RAW (cont.) kk+1k+2k+3k+4k+5k+6k+7... ADD R0, R1, R2IFIDEXEMEMWB SUB R5, R0, R4IFIDEXEMEMWB... CONFLITO ! A instrução SUB está a utilizar o valor de R0 antes de tempo, pois a instrução ADD ainda não escreveu o resultado (Write-back)...

42 42 Conflitos de dados Resolução básica de conflitos Detecta-se o conflito Introduzem-se bolhas no pipeline Uma bolha é basicamente uma palavra de controlo que manda não fazer nada (nop) Cada bolha faz com que seja desperdiçado um ciclo de relógio Contudo existem alternativas mais eficientes para resolver cada tipo de conflito Inserir bolhas, só mesmo se não houver uma alternativa...

43 43 Conflitos de dados Para o caso anterior, resolve-se o conflito introduzindo 2 bolhas após detectado o conflito O conflito pode ser detectado quando é feita a descodificação do SUB Depois atrasa-se o SUB dois ciclos, de forma a dar tempo para fazer o WB do ADD kk+1k+2k+3k+4k+5k+6k+7... ADD R0, R1, R2IFIDEXEMEMWB SUB R5, R0, R4IFIDBBEXEMEMWB …... Conflito resolvido Conflito detectado

44 44 Conflitos de dados Outra maneira de ver o problema: SUB R5,R0,R4 ADD R0,R1,R2…

45 45 Conflitos de dados Outra maneira de ver o problema: SUB R5,R0,R4 ADD R0,R1,R2……

46 46 Conflitos de dados Outra maneira de ver o problema: SUB R5,R0,R4 ADD R0,R1,R2…… B B

47 47 Conflitos de dados Outra maneira de ver o problema: SUB R5,R0,R4 ADD R0,R1,R2… B B B B

48 48 Conflitos de dados Outra maneira de ver o problema: SUB R5,R0,R4 … B B B B …

49 49 Conflitos de dados Resolução mais eficiente de conflitos RAW Utiliza-se uma técnica chamada forwarding A ideia consiste em disponibilizar resultados nas entradas da unidade funcional (fase EXE)… …ainda antes de ser feito o write-back Quando são detectados conflitos, utilizam-se esses resultados em vez do que foi lido dos registos

50 50 Conflitos de dados Utilização de forwarding

51 51 Conflitos de dados Outros conflitos de dados Conflito WAW (Write after Write) Ambas as instruções são de escrita e o resultado vai ser escrito no mesmo local O conflito ocorre quando se a instrução 2 tentar escrever antes da instrução 1 Conflito WAR (Write after Read) A instrução 1 lê dados do local onde a instrução 2 escreve O conflito ocorre se a instrução 2 tentar escrever antes da instrução 1 ler Ocorrem em pipelines mais complexos, com várias fases onde podem ser feitas leituras e escritas e nos registos

52 52 Conflitos estruturais Duas (ou mais) instruções tentam aceder simultaneamente ao mesmo recurso Situação típica: Quando se usa uma única memória para dados e programa, não se pode fazer o fetch (IF) ao mesmo tempo que uma instrução acede à memória para ler/escrever dados Situações menos típicas Tentar escrever no mesmo registo em simultâneo (só ocorre em processadores com mais do que uma fase de write-back) Tentar ler ou escrever dados em simultâneo na mesma memória (só ocorre em processadores com mais do que uma fase de acesso à memória)

53 53 Conflitos estruturais Exemplo de um conflito estrutural kk+1k+2k+3k+4k+5k+6k+7... LOAD R1, aIFIDEXEMEMWB ADD R3,R4,R5IFIDEXEMEMWB SUB R6,R6,R7IFIDEXEMEMWB XOR R1,R4,R5IFIDEXEMEMWB... Não pode ser feito o fetch ao mesmo tempo que se acede à memória para ler dados (o LOAD)... CONFLITO !

54 54 Conflitos estruturais Resolução do conflito Introdução de uma bolha antes do fetch... kk+1k+2k+3k+4k+5k+6k+7k+8... LOAD R1, aIFIDEXEMEMWB ADD R3,R4,R5IFIDEXEMEMWB SUB R6,R6,R7IFIDEXEMEMWB XOR R1,R4,R5BIFIDEXEMEMWB... Conflito resolvido

55 55 Conflitos estruturais Resoluções mais eficientes Memórias de dados e de instruções separadas Tipicamente este esquema é implementado usando uma memória cache para dados e outra para instruções Instruction pre-fetching É feito antecipadamente o fetch de várias instruções, que ficam guardadas numa memória interna (buffer de instruções) Quando o buffer fica vazio vão-se buscar mais instruções à memória.

56 56 Conflitos de controlo Ocorrem quando aparecem saltos Saltos incondicionais O processador só fica a saber que é uma instrução de salto na fase ID (descodificação) mas nessa altura a instrução na posição que se segue à de salto já se encontra na fase IF (fetch) Saltos condicionais Para além do que acontece com os saltos incondicionais, não se sabe antecipadamente se vai ou não ocorrer o salto Tipicamente só se sabe a ocorrência (ou não) do salto após a verificação da condição do salto (tipicamente associada à fase EXE)

57 57 Conflitos de controlo Só aqui se sabe que é um salto... Nos saltos condicionais, só aqui se sabe se o salto vai ser tomado ou não...

58 58 Conflitos de controlo Exemplo (salto incondicional)... LBL1:ADD R1, R4, R5... STORE a, R1 JUMP LBL1 LBL2: LOAD R1, a...

59 59 Conflitos de controlo Ilustração do problema (salto incondicional): kk+1k+2k+3k+4k+5k+6k+7k+8k+9... JUMP LBL1IFIDEXEMEMWB LOAD R1, aIFBBBB ADD R1, R4, R5IFIDEXEMEMWB... Perde-se 1 ciclo, pois é feito um fetch inútil da instrução que se segue à de salto

60 60 Conflitos de controlo Exemplo (salto condicional)... DEC R1, R1 JZER END ADD R0, R1, R2 STORE a, R0... END: LOAD R1, a... Umas vezes há salto, outras não...

61 61 Conflitos de controlo supondo que o salto ocorre: kk+1k+2k+3k+4k+5k+6k+7k+8k+9... DEC R1, R1IFIDEXEMEMWB JZER ENDIFIDEXEMEMWB ADD R0, R1, R2IFIDBBB STORE a, R4IFBBBB LOAD R1, aIFIDEXEMEMWB... Perdem-se 2 ciclos, pois só se irá actualizar o valor de PC depois do salto concluir a fase EXE (só aí se sabe que o salto se vai verificar ou não)...

62 62 Conflitos de controlo Minorar a introdução de bolhas: Previsão de saltos (branch prediction) Previsão estática Assume-se que o salto é sempre tomado (predict-taken) Ou se assume que o salto nunca é tomado (predict-not-taken) Previsão dinâmica A previsão depende do que se passou em saltos anteriores Muito usada actualmente Nos casos em que a previsão está errada vão-se perder ciclos de processamento A anular o efeito das instruções que entretanto entraram


Carregar ppt "1 Aritmética Aceleração da adição. 2 Adição básica (Ripple-carry) Um circuito full adder (dado em AC1) Soma os bits A e B com o transporte anterior (C."

Apresentações semelhantes


Anúncios Google