A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

Capítulo 9 Aritmética do computador William Stallings Arquitetura e Organização de Computadores 8 a Edição © 2010 Pearson Prentice Hall. Todos os direitos.

Apresentações semelhantes


Apresentação em tema: "Capítulo 9 Aritmética do computador William Stallings Arquitetura e Organização de Computadores 8 a Edição © 2010 Pearson Prentice Hall. Todos os direitos."— Transcrição da apresentação:

1 Capítulo 9 Aritmética do computador William Stallings Arquitetura e Organização de Computadores 8 a Edição © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 1

2 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 2 Unidade aritmética e lógica Faz os cálculos. Tudo o mais no computador existe para atender a essa unidade. Trata de inteiros. Pode tratar de números de ponto flutuante (reais). Pode ser FPU separada (coprocessador matemático). Pode estar em chip de FPU separado (486DX +).

3 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 3 Entradas e saídas da ALU

4 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 4 Representação de inteiros Só tem 0 & 1 para representar tudo. Números positivos armazenados em binário. P.e., 41= Sem sinal de menos. Sem ponto. Sinal-magnitude. Complemento a dois.

5 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 5 Sinal-magnitude Bit mais à esquerda é bit de sinal. 0 significa positivo. 1 significa negativo. +18 = = Problemas: Precisa considerar sinal e magnitude na aritmética. Duas representações de zero (+0 e -0).

6 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 6 Complemento a dois +3 = = = = = = =

7 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 7 Benefícios Uma representação de zero. Aritmética funciona com facilidade (ver mais adiante). Negação é muito fácil. 3 = Complemento Booleano gera Some 1 ao LSB

8 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 8

9 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 9

10 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 10 Representação geométrica dos inteiros de complemento a dois

11 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 11 Negação especial – caso 1 0 = Not bit a bit Some 1 ao LSB +1 Resultado Estouro ignorado, portanto: - 0 = 0

12 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 12 Negação especial – caso = Not bit a bit Some 1 ao LSB +1 Resultado Portanto: -(-128) = -128 X Monitore MSB (bit de sinal). Ele deve mudar durante a negação.

13 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 13 Intervalo de números Complemento a 2 com 8 bits: +127 = = = = -2 7 Complemento a 2 com 16 bits: = = = = -2 15

14 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 14 Conversão entre tamanhos Pacote de número positivo com zeros iniciais. +18 = = Pacote de números negativos com uns iniciais. -18 = = Ou seja, pacote com MSB (bit de sinal).

15 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 15 Adição binária normal. Monitore estouro no bit de sinal. Pegue o complemento a dois do subtraendo e some ao minuendo. Ou seja, a - b = a + (-b). Assim, só precisamos de circuitos de adição e complemento. Adição e subtração

16 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 16

17 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 17

18 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 18 Hardware para adição e subtração

19 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 19 Tabela Verdade Adição Binária

20 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 20 4-bit Adder

21 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 21 Implementação SOP com AND, OR e NOT

22 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 22 Adder de 32 Bits

23 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 23 Multiplicação Complexa. Calcule produto parcial para cada dígito. Cuidado com o valor da casa (coluna). Some produtos parciais.

24 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 24 Exemplo de multiplicação 1011 Multiplicando (11 dec) x 1101 Multiplicador (13 dec) 1011 Produtos parciais 0000 Nota: Se bit multiplicador for 1,copia Multiplicando (valor da casa) 1011 Caso contrário, zero Produto (143 dec) Nota: precisa de resultado com tamanho duplo.

25 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 25 Multiplicação binária sem sinal

26 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 26 Execução do exemplo

27 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 27 Fluxograma para a multiplicação binária sem sinal

28 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 28 Multiplicando números negativos Isso não funciona! Solução 1: Converta para positivo, se for preciso. Multiplique como antes. Se sinais diferentes, negue a resposta. Solução 2: Algoritmo de Booth.

29 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 29 Algoritmo de Booth

30 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 30 Exemplo do algoritmo de Booth

31 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 31

32 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 32 Porque o algoritmo de Booth funciona? M x ( ) = M x ( ) = M x ( ) = M x (30) 2 n +2 n n-k = 2 n+1 – 2 n-k M x ( ) = M x (2 5 – 2 1 ) = M x (32 -2 ) = M x (30)

33 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 33 Porque o algoritmo de Booth funciona? M x ( ) = M x ( ) = M x ( ) Números negativos: -6 = = M x ( ) = M x ( ) = M x ( ) = M ( )=M (-6)

34 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 34 Divisão Mais complexa que a multiplicação. Números negativos são realmente maus! Baseada na divisão longa.

35 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide Divisão de inteiros binários sem sinal Quociente Dividendo Resto Restos Parciais Divisor

36 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 36 Fluxograma para divisão binária sem sinal

37 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 37

38 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 38 Números reais Números com frações. Poderia ser feito em binário puro = =9,625 Onde está o ponto binário? Fixo? Muito limitado. Móvel? Como você mostra onde ele está?

39 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 39 Ponto flutuante +/- significando x 2 exponente Nome impróprio Ponto é realmente fixo entre bit de sinal e corpo da mantissa Expoente indica valor da casa (posição do ponto)

40 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 40 Exemplos de ponto flutuante

41 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 41 Sinais para ponto flutuante Mantissa (significando) é armazenada em sinal- magnitude. Expoente está em notação polarizada. Polarização = 2 k-1 -1 Intervalo de valores de Subtraia 127 para obter valor correto. Intervalo de -127 a +128.

42 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 42 Normalização Números de PF geralmente são normalizados, ou seja, expoente é ajustado de modo que bit inicial (MSB) da mantissa seja 1. Por ser sempre 1, não é preciso armazená-lo. (c.f. notação científica, onde os números são normalizados para um único dígito antes do ponto decimal, p.e., 3,123 x 10 3 )

43 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 43 Intervalos de PF Para um número de 32 bits: Expoente de 8 bits. Mantissa de 23 bits Precisão: 2 32 valores diferentes (mesmo que o compl.2) Mantissa de 23 bits: casas decimais. Intervalos: Números negativos: -( )x2 128 a Números positivos: a ( )x2 128

44 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 44 Números representáveis

45 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 45 Densidade dos números de ponto flutuante

46 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 46 IEEE 754 Padrão para armazenamento de ponto flutuante. Padrões de 32 e 64 bits. Expoente de 8 e 11 bits, respectivamente. Formatos estendidos (mantissa e expoente) para resultados intermediários.

47 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 47 Formatos IEEE 754

48 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 48 Aritmética de ponto flutuante (+/-) Verifique zero. Alinhe significandos (ajustando expoentes). Soma ou subtraia significandos. Normalize resultado. Exemplos:

49 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 49 Fluxograma da adição e subtração de ponto flutuante

50 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 50 Aritmética de ponto flutuante ( x/ ) Verifique zero. Soma/subtraia expoentes. Multiplique/divida significandos (observe sinal). Normalize. Arredonde. Todos os resultados intermediários devem ser em armazenamento de tamanho duplo.

51 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 51 Multiplicação de ponto flutuante

52 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 52 Divisão de ponto flutuante

53 © 2010 Pearson Prentice Hall. Todos os direitos reservados.slide 53 Leitura recomendada Stallings, Capítulo 9. IEEE 754 no site do IEEE.


Carregar ppt "Capítulo 9 Aritmética do computador William Stallings Arquitetura e Organização de Computadores 8 a Edição © 2010 Pearson Prentice Hall. Todos os direitos."

Apresentações semelhantes


Anúncios Google