A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

MC542 2.1 2007 Prof. Paulo Cesar Centoducatte MC542 Organização de Computadores Teoria e Prática.

Apresentações semelhantes


Apresentação em tema: "MC542 2.1 2007 Prof. Paulo Cesar Centoducatte MC542 Organização de Computadores Teoria e Prática."— Transcrição da apresentação:

1 MC542 2.1 2007 Prof. Paulo Cesar Centoducatte ducatte@ic.unicamp.br www.ic.unicamp.br/~ducatte MC542 Organização de Computadores Teoria e Prática

2 MC542 2.2 MC542 Circuitos Lógicos Portas Lógicas, Tecnologia DDCA - (Capítulo 1) FDL - (Capítulo 3)

3 MC542 2.3 Portas Lógicas, Tecnologia Sumário Variáveis e Funções –Funções AND, Or e NOT –Funções Complexas –Tabela Verdade Portas Lógicas –Uma Entrada –Duas Entradass –Múltiplas Entradas Rede Lógica Níveis Lógicos –Margem de Ruído Característica de Transferência DC Família Lógicas

4 MC542 2.4 Portas Lógicas, Tecnologia Sumário Transistor como Chave –NMOS –PMOS Portas Lógicas com NMOS Portas Lógicas com CMOS Fan-In e Fan-Out Tri-state Transmission Gates

5 MC542 2.5 x1=x0= S x Variáveis e Funções Analogia com chaves controladas

6 MC542 2.6 S x L BatteryLight Variáveis e Funções

7 MC542 2.7 Variáveis e Funções - Funções Simples AND e OR

8 MC542 2.8 Arranjo serie/paralelo S x 1 L Power supplyS x 2 Light S x 3 Variáveis e Funções - Funções Complexas

9 MC542 2.9 S x L Power supply R Variáveis e Funções NOT

10 MC542 2.10 Tabela Verdade

11 MC542 2.11 Tabela Verdade

12 MC542 2.12 Portas Lógicas: Uma Entrada (ou Gates) NOT Y = A AY 01 10 AY BUF Y = A AY 00 11 AY

13 MC542 2.13 Portas Lógicas: Duas Entradas AND Y = AB ABY 000 010 100 111 A B Y OR Y = A + B ABY 000 011 101 111 A B Y

14 MC542 2.14 Portas Lógicas: Duas Entradas

15 MC542 2.15 Portas Lógicas: Múltiplas Entradas x 1 x 2 x n x 1 x 2 x n +++ NOR3 Y = A+B+C BCY 00 01 10 11 A BY C A 0 0 0 0 00 01 10 11 1 1 1 1 AND4 Y = ABCD A B Y C D

16 MC542 2.16 x 1 x 2 x 3 fx 1 x 2 + x 3 = Rede Lógica Rede de portas Circuito lógico

17 MC542 2.17 Níveis Lógicos Define as voltagens para representar o 1 e o 0 Exemplo: –0 : terra ou 0 volts –1 : V DD ou 5 volts Qual o valor produzido por uma porta (gate)? Se produzir 4.99 volts? Isso é um 0 ou um 1? E se 3.2 volts?

18 MC542 2.18 Níveis Lógicos Define-se intervalos de voltagens para representar o 1 e o 0 Define-se diferentes intervalos para saídas e entradas para permitir tolerância a ruídos Ruído é qualquer coisa que degrada o sinal

19 MC542 2.19 Níveis Lógicos

20 MC542 2.20 Níveis Lógicos: Margem de Ruído Forbidden Zone NM L H Input CharacteristicsOutput Characteristics V O H V DD V O L GND V IH V IL Logic High Input Range Logic Low Input Range Logic High Output Range Logic Low Output Range NM H = V OH – V IH NM L = V IL – V OL DriverReceiver

21 MC542 2.21 Característica de Transferência DC Ideal Buffer: Real Buffer: NM H = NM L = V DD /2 NM H, NM L < V DD /2

22 MC542 2.22 Característica de Transferência DC Forbidden Zone NM L H Input CharacteristicsOutput Characteristics V DD V O L GND V IH V IL V O H

23 MC542 2.23 Característica de Transferência DC V f V x V OL 0V= V OH V DD = V T V IL V IH V DD V T – V DD V 2 Slope1–=

24 MC542 2.24 Famílias Lógicas Logic FamilyV DD V IL V IH V OL V OH TTL5 (4.75 - 5.25)0.82.00.42.4 CMOS5 (4.5 - 6)1.353.150.333.84 LVTTL3.3 (3 - 3.6)0.82.00.42.4 LVCMOS3.3 (3 - 3.6)0.91.80.362.7

25 MC542 2.25 Como Construir as Portas Lógicas Transistores!

26 MC542 2.26 Transistor como Chave nMOS transistor as a switch DrainSource x = "low"x = "high" A simple switch controlled by the inputx V D V S nMOS transistor Gate Simplified symbol for an nMOS transistor V G Substrate (Body) MOSFET: Metal Oxide Semiconductor Field-Effect Transistor MOSFET: nMOS e pMOS

27 MC542 2.27 Transistor como Chave pMOS transistor as a switch Gate x = "high"x = "low" A switch with the opposite behavior of Figure 3.2 V G V D V S pMOS transistor Simplified symbol for an pMOS transistor V DD DrainSource Substrate (Body)

28 MC542 2.28 Comportamento dos Transistores NMOS e PMOS em Circuitos Transistor nMOS V G V D V S = 0 V V S =V DD V D V G Closed switch whenV G =V DD V D = 0 V Open switch whenV G = 0 V V D Open switch whenV G =V DD V D V Closed switch whenV G = 0 V V D =V DD V Transistor pMOS

29 MC542 2.29 Transistores são construídos com silício, um semicondutor Silício não é condutor (não tem cargas livres) Quando dopado torna-se condutor (tem cargas livres) –n-type –p-type Transistores

30 MC542 2.30 Transistor MOS n p gatesourcedrain substrate SiO 2 n gatesourcedrain nMOS Polysilicon n pp pMOS gate sourcedrain gate sourcedrain substrate

31 MC542 2.31 CMOS: Fabricação e Comportamento ++++++++++++++++++++++++++++ +++++++++++++++ +++++++++ +++++++++++ +++++++++++++ Drain (type n) Source (type n) Substrate (type p) SiO 2 WhenV GS = 0 V, the transistor is off V S 0V= V G 0V= V +++++++++ Transistor nMOS - off D

32 MC542 2.32 CMOS: Fabricação e Comportamento Transistor nMOS - on +++++++++++++++++++ +++++++++++++++++++++ ++++++++++++++++++++++++++++++ Channel (type n) SiO 2 V DD WhenV GS = 5 V, the transistor is on ++++++++++ V D 0V= V G 5V= V S 0V=

33 MC542 2.33 Transistor nMOS Current-voltage relationship in the nMOS transistor I D 0 Triode V DS Saturation V GS V T –

34 MC542 2.34 Portas Lógicas com nMOS Simplified circuit diagram V x V f V DD xf Graphical symbols xf R V x V f R + - Circuit diagram 5 V A NOT gate built using nMOS technology

35 MC542 2.35 Portas Lógicas com nMOS (NAND) V f V DD CircuitoSímbolo grafico Tabela Verdade f f 0 0 1 1 0 1 0 1 1 1 1 0 x 1 x 2 f V x 2 V x 1 x 1 x 2 x 1 x 2

36 MC542 2.36 Portas Lógicas com nMOS (NOR)

37 MC542 2.37 Portas Lógicas com nMOS (AND) f f 0 0 1 1 0 1 0 1 0 0 0 1 x 1 x 2 f V f V DD A V x 1 V x 2 x 1 x 2 x 1 x 2 V

38 MC542 2.38 Portas Lógicas com nMOS (OR)

39 MC542 2.39 Estrutura de um Circuito nMOS

40 MC542 2.40 Estrutura de um Circuito CMOS (nMOS + pMOS) A função é implementada por uma rede nMOS e uma pMOS simultaneamente

41 MC542 2.41 NOT CMOS V f V DD V x T 1 T 2 on off on 1 0 0 1 fx T 1 T 2

42 MC542 2.42 NAND CMOS PDN PUN f = x 1.x 2 1 f = x 1 + x 2

43 MC542 2.43 NOR CMOS PDN PUN f = x 1 +x 2 1 f = x 1.x 2

44 MC542 2.44 AND CMOS

45 MC542 2.45 Exemplo: Circuito Complexo f = x 1 + x 2 x 3 PUN

46 MC542 2.46 Exercício Qual a função implementada por: f = x 1 (x 2 x 3 + x 4 ) PDN

47 MC542 2.47 Tensões em um Not nMOS V DD V x = 5 V I stat R R DS V f V OL = nMOS NOT gate V f V DD V x

48 MC542 2.48 Transferência de Voltagem Not CMOS V f V x V OL 0V= V OH V DD = V T V IL V IH V DD V T – V DD V 2 Slope1–=

49 MC542 2.49 Margem de Ruído e Capacitância NM L = V IL - V OL NM H = V OH - V IH The capacitive load at node A V f V DD V x V C xf A NOT gate driving another NOT gate V A N 1 N 2

50 MC542 2.50 Margem de Ruído e Capacitância

51 MC542 2.51 Transistor MOS

52 MC542 2.52 Consumo de Potência V DD V f V x I D V x V f I D Current flow when input V x changes from 0 V to 5 V Current flow when input V x changes from 5 V to 0 V

53 MC542 2.53 Passagem de 1s e 0s em MOS transistor nMOS V DD transistor pMOS V DD A B

54 MC542 2.54 Implementação pobre de um AND CMOS AND gate circuit V f V DD Truth table and voltage levels V x 1 V x 2 1.5 V 0 1 0 0 1 1 0 1 3.5 V f 0 0 0 1 x 1 x 2 V f Voltage Logic value Logic value

55 MC542 2.55 Fan-IN V f V DD V x 2 V x 1 V x 3 V x k R = r 1 + r 2 + …. + r k Atraso VfVf 0

56 MC542 2.56 Fan-Out Equivalent circuit for timing purposes x f inverter that drives n other inverters To inputs of n other inverters To inputs of n other inverters C n x V f forn =1V f forn =4V f V DD Gnd Time0 Propagation times for different values of n N 1

57 MC542 2.57 Buffer Implementation of a buffer V f V DD V x xf Graphical symbol

58 MC542 2.58 Tri-State Equivalent circuit Truth table x f e tri-state buffer 0 0 1 1 0 1 0 1 Z Z 0 1 f ex x f e = 0 e = 1 x f f x e Implementation

59 MC542 2.59 Tri-State x f e (b) x f e (a) x f e (c) x f e (d)

60 MC542 2.60 Uso de Tri-State f x 1 x 2 s

61 MC542 2.61 Transmission Gates Circuit fx Truth table Z x 0 1 fs s s s0= s1= x x f = Z f = x Equivalent circuitGraphical symbol f x s s

62 MC542 2.62 XOR Graphical symbolTruth table 0 0 1 1 0 1 0 1 0 1 1 0 x 1 x 2 x 1 x 2 fx 1 x 2 = fx 1 x 2 = fx 1 x 2 = x 1 x 2

63 MC542 2.63 XOR – Transmission Gate x 1 x 2 fx 1 x 2 =

64 MC542 2.64 Mux – Transmission Gate x 1 x 2 f s


Carregar ppt "MC542 2.1 2007 Prof. Paulo Cesar Centoducatte MC542 Organização de Computadores Teoria e Prática."

Apresentações semelhantes


Anúncios Google