A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

MC542 Organização de Computadores Teoria e Prática

Apresentações semelhantes


Apresentação em tema: "MC542 Organização de Computadores Teoria e Prática"— Transcrição da apresentação:

1 MC542 Organização de Computadores Teoria e Prática
2006 Prof. Paulo Cesar Centoducatte Review today, not so fast in future

2 MC542 Circuitos Lógicos Circuitos Seqüenciais Síncronos
“Fundamentals of Digital Logic with VHDL Design” - (Capítulo 8) Review today, not so fast in future

3 Título do Capítulo Abordado Sumário
Diagramas de Estados Tabela de Estados Atribuição de Estados Escolha dos Flip-Flops Derivação do Próximo Estado e Saída Exemplos

4 Circuito Seqüencial Próximo Estado Estado Atual Máquina de Moore
Combinational circuit Flip-flops Clock Q W Z Estado Atual Máquina de Moore Máquina de Mealy

5 Circuitos Seqüenciais Síncronos
O circuito possui uma entrada w e uma saída s Toda mudança no circuito ocorre na borda do clock Exemplo: Projetar um circuito que possui uma entrada w de 1 bit e uma saída z também de 1 bit e z = 1 se w = 1 durante os dois ciclos de clock precedentes e z = 0 caso contrário. O circuito deve responder à borda de subida do clock.

6 Circuitos Seqüenciais Síncronos
Exemplo do comportamento do circuito a ser projetado Clock cycle: t 1 2 3 4 5 6 7 8 9 10 w : z

7 Diagrama de Estados C z 1 = Reset B A w Máquina de Moore

8 Tabela de Estados Present Next state Output state w = 1 z A B C

9 Atribuição de Estados Combinational circuit Clock y 2 z w 1 Y

10 Atribuição de Estados Present Next state state w = 1 Output y 2 Y z A
1 Output y 2 Y z A 00 01 B 10 C 11 dd d

11 Esccolha dos Flip-Flops e Derivação das Equações de Exitação e de Saída
FF tipo D w 00 01 11 10 1 y 2 d Ignoring don't cares Using don't cares Y 1 wy y 2 = Y 1 wy y 2 = w 00 01 11 10 1 d y 2 Y 2 wy 1 y + = Y 2 wy 1 + = w y ( ) 1 d y 2 z y 1 2 = z y 2 =

12 D Q Y 2 1 w Clock z y Resetn

13 Diagrama de Tempo t 1 2 3 4 5 6 7 8 9 10 Clock w y z

14 Exemplo: FSM para Controle de Transferência de Dados Entre Registradores em um Barramento
1 in Rk Bus Clock out 2 Control circuit Function Data Extern Projetar a unidade de Controle como uma FSM

15 Controle para realizar swap entre R1 e R2, usando R3 como auxiliar
Exemplo (Cont.) Controle para realizar swap entre R1 e R2, usando R3 como auxiliar Control circuit w Clock Done R 1 out 2 in 3

16 Exemplo (Cont.) Diagrama de Estados
3 out 1 = in Done , w C 2 B A No transfer Reset

17 Exemplo (Cont.) Tabela de Estados
Present Next state Outputs state w = 0 w = 1 A A B B C C 1 1 C D D 1 1 D A A 1 1 1

18 Exemplo (Cont.) Tabela de Atribuição de Estados

19 Derivação das Equações de Exitação e de Saída

20 Derivação das Equações de Exitação e de Saída
Done w Clock Y 2 1 y R in 3 out

21 Atribuição de Estados Present Next state state w = 1 Output y 2 Y z A
1 Output y 2 Y z A 00 01 B 10 C 11 dd d

22 Esccolha dos Flip-Flops e Derivação das Equações de Exitação e de Saída
FF tipo D w 00 01 11 10 1 y 2 d Ignoring don't cares Using don't cares Y 1 wy y 2 = Y 1 wy y 2 = w 00 01 11 10 1 d y 2 Y 2 wy 1 y + = Y 2 wy 1 + = w y ( ) 1 d y 2 z y 1 2 = z y 2 =

23 D Q Y 2 1 w Clock z y Resetn

24 Atribuição de Estados Existe uma Solução Melhor?
Present Next state state w = 1 Output y 2 Y z A 00 01 B 11 C 10 dd d

25 Atribuição de Estados Existe uma Solução Melhor?
Q Y 2 1 w Clock z y Resetn

26 Atribuição de Estados Para Circuitos grandes, diferentes Atribuições de Estados, tem um impacto considerável sobre o custo Na prática é impossível determinar a melhor atribuição de estados para circuitos grandes. Soluções com abordagem baseada em busca exaustiva são impraticaveis. Ferramentas de CAD usam, em geral, técnicas baseadas em heurísticas para realizarem a atribuição de estados e os detalhes não são publicados.

27 Atribuição de Estados One-Hot Encoding
Uso de tantas variáveis de Estados quantos forem os Estados. Um estado é representado com uma váriavel igual a 1 e todas as outras em 0 A variável igual a 1 é chamada de “hot” Exemplo: Present Nextstate state w = 1 Output y 3 2 Y z A 001 010 B 100 C

28 FSM de Mealy Clock cycle: t 1 2 3 4 5 6 7 8 9 10 w : z

29 FSM de Mealy A w = z 1 B Reset

30 FSM de Mealy Present Next state Output z state w = 1 A B

31 FSM de Mealy Present Next state Output state w = 1 y Y z A B

32 FSM de Mealy Clock Resetn D Q w z y t 1 2 3 4 5 6 7 8 9 10 Clock y w z

33 FSM de Mealy Para a Epecificação Original
Clock Resetn D Q w z y Z t 1 2 3 4 5 6 7 8 9 10 Clock y w z Z

34 FSM - Exercícios Projetar um contador binário que conte da seguinte forma: 1, 3, 5, 7, 9, 11, 13, 15, 0, 2, 4, 6, 8, 10 12,14, 1 Projete usando FF JK Projete usando FF T Projete usando FF RS

35 Preenchimento do MK para FF JK e RS
0 -> 0 1 0 X 0 0 0 -> 1 1 X 1 1 1 -> 0 1 -> 1 R S 0 -> 0 1 0 X 0 0 0 -> 1 1 1 1 -> 0 1 -> 1


Carregar ppt "MC542 Organização de Computadores Teoria e Prática"

Apresentações semelhantes


Anúncios Google