A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

RESUMO 9.1 Tipos de Memórias num Computador 9.2 Conceitos Básicos 9.3 Memórias RAM 9.4 Memórias ROM 9.5 Associando Memórias 9.6 Memórias com Acesso Seqüencial.

Apresentações semelhantes


Apresentação em tema: "RESUMO 9.1 Tipos de Memórias num Computador 9.2 Conceitos Básicos 9.3 Memórias RAM 9.4 Memórias ROM 9.5 Associando Memórias 9.6 Memórias com Acesso Seqüencial."— Transcrição da apresentação:

1 RESUMO 9.1 Tipos de Memórias num Computador 9.2 Conceitos Básicos 9.3 Memórias RAM 9.4 Memórias ROM 9.5 Associando Memórias 9.6 Memórias com Acesso Seqüencial 9.7 Hierarquia das Memórias 9 MEMÓRIAS A SEMICONDUTOR

2 Objetivos No final do capítulo, o leitor será capaz de: Conhecer os diversos tipos de Memória a Semicondutor Trabalhar com RAM, SRAM, DRAM, ROM, EPROM, EEPROM, FLASH Manipular convenientemente circuitos comerciais Desenvolver associação de Chips de Memórias Trabalhar com Memórias Seqüenciais

3 Registradores Contadores ALU Controle CPU Monitor Controle De Video RAM ROM Teclado Mouse Placa de Rede Outros Computadores Controladora de Discos Floppy Disc Disco Rígido Impressora CD Modem Portas Serial, Paralela, USB Barramento Memória Principal Memória Secundária

4 9.2 CONCEITOS BÁSICOS Memória Célula de Memória (Memory Cell) Chip Memória Bipolar e MOS MOS (Metal-Oxide Semiconductor) NMOS: uma técnica MOS onde o mecanismo de condução básico é governado por elétrons. PMOS: uma técnica MOS onde o mecanismo de condução básico é governado por buracos. CMOS: uma técnica MOS onde o mecanismo de condução envolve buracos e elétrons.

5 Potência consumida Potência utilizada ou dissipada pelo Chip de memória. Custo de armazenamento por bit Corresponde ao preço do circuito integrado dividido pelo número total de bits que pode armazenar. Escrever (Write) Termo usado para a operação de armazenamento de uma informação binária. Ler (Read) Termo usado para a operação de resgate, ou busca, de uma informação armazenada.

6 Entradas de endereço (Address) Entradas de dados (Datas) Saídas (Outputs) Dado (Data) Densidade Palavra (Word) Byte K Caracter usado para se referir a uma quantidade de bits igual a 2 10 bits, ou seja, 1024 bits. Por exemplo, 32 K = 32 x 1024 bits = bits.

7 Kilobyte Termo usado para um conjunto de 1024 (2 10 ) bytes. Portanto, uma memória com 1 Kbyte pode armazenar 1024 x 8 bits, ou seja, 8192 bits. Megabyte Termo usado para um conjunto de (2 20 ) bytes, ou seja, 1 milhão de bytes. Portanto, uma memória com 1 Mbyte pode armazenar 1024 x 1024 x bytes (ou seja, bytes), totalizando bits. Gigabyte Termo usado para um conjunto de (2 30 ) bytes, ou seja, 1 bilhão de bytes. Portanto, uma memória com 1 Gigabyte pode armazenar 1024 x 1024 x 1024 x bytes (ou seja, bytes). Terabyte Termo usado para um conjunto de (2 40 ) bytes, ou seja, 1 trilhão de bytes. Portanto, uma memória com 1 Terabyte pode armazenar 1024 x 1024 x 1024 x 1024 x bytes (ou seja, bytes).

8 Memória volátil É a memória que perde o seu conteúdo na ausência de alimentação. Memória não-volátil ou fixa É a memória que não perde o seu conteúdo na ausência de alimentação. Tempo de acesso Define-se como tempo de acesso ao intervalo de tempo necessário para transferir uma informação de uma locação da memória para as suas saídas. Este parâmetro é válido para qualquer tipo de memória. Standby Disponível em algumas memórias, que garante baixo consumo.

9 Exemplo 9.1 Um chip de memória possui capacidade igual a 16 K x 4. Quantos bits podem ser armazenados no Chip? Solução: Um chip com capacidade igual a 16 K x 4 significa que possui 16 x 1024 (=16 K) posições de memória, cada uma com 4 bits. Portanto, pode armazenar 16 x 1024 x 4 bits, ou seja, bits.

10 Exemplo 9.2 Um chip de memória possui capacidade igual a 32 K x 8. Quantos são os terminais para entradas de endereço, para entradas de dados e para saídas de dados? Um Chip com capacidade igual a 32 K x 8 significa que possui 32 x 1024 (= 32 K) posições de memória, cada uma com 8 bits. Portanto, possui 32 x 1024 (= 32768) posições de memória. O número (n) de entradas de endereço é definido pela equação: 2 n = número de posições. Neste caso, teríamos: 2 n igual a 32768, ou seja, n deve ser igual a 15. Como cada posição possui oito bits, serão necessários oito terminais para entradas de dados e oito para saídas de dado, salvo se o chip usar os mesmos terminais para entrada e saída de dados conforme veremos mais adiante.

11 9.3 MEMÓRIAS RAM Neste tipo de memória é possível realizar operações de escrita e de leitura. Por esta razão, também são conhecidas com a designação de memória de leitura/escrita (Memory Read/Write - MRW) Memória RAM Estática - SRAM É uma memória do tipo leitura/escrita - tecnologia Bipolar ou MOS - onde cada bit é armazenado numa estrutura tipo latch. Cada latch usa de quatro a seis transistores. Os dispositivos Bipolares tendem a ser mais rápidos do que os MOS, que por sua vez, consomem menos potência e permitem maior capacidade de armazenamento por área de silício. RAM - DOIS TIPOS – ESTÁTICA e DINÂMICA

12 SaídaS Leitura/Escrita Entrada Seleção R S Q R/W X D Célula de Memória

13 SaídaS Leitura/Escrita Entrada Seleção R S Q R/W X D Quando a entrada de seleção X assume 0, a Célula é desabilitada, a saída S assume 0, R e S assume 0 garantindo uma manutenção (latch) de Q.

14 SaídaS Leitura/Escrita Entrada Seleção R S Q R/W X D Quando a entrada de seleção X assume 1, a Célula é habilitada, podendo operar no modo escrita (R/W´ igual a 0) ou no modo leitura (R/W´ igual a 1). Se ainda R/W assumir 0, a entrada D é armazenada no latch (saída Q), caracterizando uma operação de escrita. Se, a seguir, R/W assume 1, o valor armazenado no latch fica preservado (travado) e ele fica bloqueado para armazenamento.

15 SaídaS Leitura/Escrita Entrada Seleção R S Q R/W X D Quando a entrada de seleção X assume 1, a Célula é habilitada, podendo operar no modo escrita (R/W´ igual a 0) ou no modo leitura (R/W´ igual a 1). Com X em 1 e R/W em 1, o conteúdo do latch passa pela porta AND de saída e é apresentado em S, caracterizando uma operação de leitura.

16 SaídaS Leitura/Escrita Entrada Seleção R S Q R/W X D CS Com buffer na saída é possível conectar ou desconectar a saída S das entradas de outros dispositivos. Quando CS assume nível 1, o circuito se comporta como o da figura anterior. Contudo, ao assumir nível 0, o buffer entra em terceiro estado (alta impedância), isolando (desconectando) a célula de memória de outros circuitos. Neste caso, ainda é possível a operação de escrita. Buffer na saída

17 CM S0 Habilita aMemória I2I1I0 S1 S2 S3 D E C O D I F I C A D O R A0 A1 Leitura/Escrita Enable O2O1O0 CS Memória com 4 x 3 células

18 __ A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 I/O1 I/O2 I/O3 I/ x4 CS WE Endereços Entradas/ saídas "Buffers" deSaída I/O1 __ WE Circuito de Entrada/Saída Decodificador/ "latch" de coluna Decodificador/ "latch" de linha Matriz de Células A4 A5 A6 A7 A8 A9 Controle dos Dados de Entrada A0 A1 A2 A3 I/O2 I/O3 I/04 __ CS Y X "Buffers" de Entrada Memória com 1024 x 4 células

19 SRAM Síncrona Uma geração conhecida como memória SRAM Síncrona que possui um sincronismo com o processador garantindo tempo de acesso menores as SRAM Assíncronas. Temporização e Largura de Pulso de Escrita - SRAM Os parâmetros relacionados aos tempos de chaveamento numa memória devido aos atrasos nas portas internas, aos sinais de endereços, de controle e das restrições impostas pelos tempos de tempos de preparação (estabilização) e manutenção (retenção).

20 NC A16 A14 A12 A7 A6 A5 A4 A3 A2 A1 A0 DQ1 DQ2 DQ3 VSS 128 K x 8 VCC A15 CE2 (WE)' A13 A8 A9 A11 (OE)' A10 (CE1)' DQ8 DQ7 DQ6 DQ5 DQ SRAM SMJ5C1008 da Texas - CMOS 128 K x 8, ou seja, com bits ( 128 * 1024 * 8 ) (CE1) e CE2 do tipo Enable - habilitar o Chip ou colocar em standby Quando a entrada (OE) assume nível 0, as saídas são colocadas em terceiro estado Numa operação de escrita, (WE) e (CE1) assumem nível 0 enquanto CE2 assume nível 1. Numa operação de leitura, (WE) e CE2 assumem nível 1 enquanto (CE1) e (OE) assumem nível 1.

21 t EndereçoVálido A0-A16 DQ1–DQ8 DadosanterioresválidosDadosválidos Dadosinválidos tc ac t hd A0-A16 DQ1–DQ8 (CE1) CE2 (OE) Dadosinválidos Dadosválidos EndereçoVálido AltaImpedância t c t ac t ce Sinais numa Operação de Leitura Tempo de ciclo de leitura: t c Intervalo de tempo em que as entradas de endereço permanecem válidas numa operação de leitura. Tempo hold para dados: th d Intervalo de tempo em que os dados permanecem válidos na saída após uma mudança de endereço. Tempo de acesso: t ac Intervalo de tempo decorrido desde o instante em que as entradas de endereço se estabilizam até o instante em que a informação fica disponível nas saídas da memória, ou seja, tempo necessário para copiar o conteúdo de uma posição na memória para as suas saídas. Tempo de habilitação do chip: t ce Tempo de resposta do circuito após a seleção do circuito. Chip sempre selecionado Chip selecionado pelos enable

22 t se A0-A16 SaídasQ (CE1) (WE) EndereçoVálido AltaImpedância DadoVálido Dados de Entrada AltaImpedância t c t he t w t ss t sd t hd Sinais numa Operação de Escrita Largura do pulso de escrita: t w Tempo set-up para dados: t sd Tempo transcorrido desde a estabilização das linhas de dados até o fim do pulso de escrita. Tempo set-up para endereços: t se Tempo transcorrido desde a estabilização das linhas de endereço até o início do pulso de escrita. Tempo set-up para seleção: t ss Tempo decorrido desde a seleção do chip até o início de armazenamento. Tempo hold para dados: t hd Tempo mínimo de permanência das linhas de dados após pulso de escrita. Tempo hold para endereços: t he Tempo mínimo de permanência das linhas de endereço após pulso de escrita. Tempo hold para seleção: ths Tempo mínimo de permanência do sinal de seleção após pulso de escrita.

23 A0 A1 A2 I/O1 I/O2 I/O3 I/04 RAM 8 x 8 __ CS __ WE Endereços Entradas/ saídas I/O5 I/O6 I/O7 I/08 Mapeando o conteúdo da memória

24 Procedimento de escrita: 1. CW1 = 0; 2. Defina endereço; 3. Coloque os dados; 4. Acione a chave CW2. Procedimento de leitura: 1. CW1 = 0; 2. Defina o endereço; 3. Observe os dados armazenados nas saídas. "Displays" C2 C1 CW2 = 0 Escrita CW2 = 1 Leitura Leitura/ Escrita CW1=1 garante alta impedância CW1=0 libera o "chip" CW1 Entradas de endereços (hexadecimal) Entradas de dados F R11k 0

25 A0 A1 A2 A3 A4 A5 A6 D Q DRAM K x 1 RAS R/W Endereços Entrada CAS Saída Memória Dinâmica DRAM Memória volátil tipo leitura/escrita onde cada bit da informação é armazenado num micro capacitor CMOS. Um único transistor é usado para carregar o capacitor (nível 1) ou descarregá-lo (nível 0). Comparadas com as estáticas, elas consomem menos e favorecem maior densidade (larga integração). Precisa passar periodicamente por uma operação de refrescamento (refresh operation),

26 Os chips DRAM possuim sinais de controle típicos denominados RAS e CAS, usados na definição do endereço em questão. RAS (Row Address Strobe): Um sinal usado para controlar a entrada do endereçamento de linhas. Pode ser ativo em alto (RAS) ou em baixo (RAS). CAS (Column Address Strobe): Um sinal usado em DRAMs para controlar a entrada do endereçamento de coluna. Pode ser ativo em alto (CAS) ou em baixo (CAS).

27 D Q Q P D Q Q P D Q Q P Clock MEMR (RAS)(CAS) S Tempo (s) n20.00n30.00n MEMR L H (RAS)' L H S L H (CAS)' L H Clock L H A0 A1 A2 A3 A4 A5 A6 D Q DRAM 4116 RAS R/W Entrada CAS Saída A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 PROCESSADOR MUX MEMR S CONTROLE

28 9.3.3 Memória Dinâmica Síncrona - SDRAM Numa Memória de Acesso Randômino Dinâmica Síncrona (SDRAM - Syncronous Dynamic Random Acess Memory) que, ao contrário das DRAMs típicas assíncronas, os sinais de endereço, dados e controles são sincronizados com um sinal clock. Isto permite uma taxa de transferência maior do que as DRAM. Por exemplo, troca dados com o microprocessador em sincronia com o sinal clock, operando am alta velocidade sem imposição de estados de espera.

29 9.3.5 Decidindo entre SRAM e DRAM Apesar da necessidade de refrescamento, a grande vantagem das memórias dinâmicas sobre as estáticas é a de permitir maior densidade - número de componentes por área de silício - na fabricação dos chips em função do armazenamento capacitivo. Também operam com baixo consumo, da ordem de 3 a 5 vezes menor do que as estáticas. Por outro lado, as estáticas em função do armazenamento transistorizado são mais rápidas do que as dinâmicas, contudo, são mais caras devido à sua menor densidade. Quando o que se deseja é maior velocidade de acesso e menor complexidade de circuitos, devemos usar as SRAM. Quando o crítico é a densidade e o consumo de energia, devemos usar DRAM.

30 A B C D Linha X Linha Y Linha Z Linha W Saídas S0 S1 S2 S3 S4 S5 S6 S7 Colunas 9.4 MEMÓRIAS ROM Tipos Existem cinco tipos básicos de ROM: 1) ROM padrão ou de máscara (fabricada como uma matriz de diodos ou transistores); 2) PROM; 3) EPROM; 4) EEPROM; 5) FLASH ROM com Matriz de Diodos

31 Linha X Linha Y Linha Z Linha W Saídas S0 S1 S2 S3 S4 S5 S6 S7 A B C D A1 A0 DECODIFICADORDECODIFICADOR Endereço Linhas Saídas A1A0XYZWS0S1S2S3S4S5S6S

32 9.4.2 ROM programável pelo usuário - PROM O circuito TBP28S166 é um chip de memória do tipo PROM Bipolar com 2 Kbytes. O circuito TMS27PC256 é um chip de memória do tipo PROM CMOS com 32 Kbytes, com controle para standby e com tempo de acesso de 150 ns. Permite uma única gravação. Possui um fusível em série com o Diodo.

33 9.4.3 ROM Programável e Apagável pelo Usuário EPROM - Erasable PROM Memória fixa que pode ser programada e reprogramada pelo usuário. É implementada usando o princípio de armazenamento do tipo Floating-gate Avalanche Injection MOS (FMOS), onde uma porta de silício fica sem conexão elétrica (porta flutuante) num ambiente de alta impedância. Cada intersecção linha/coluna de uma EPROM possui dois transistores separados entre si por uma fina camada de óxido. Os dois transistores são chamados, respectivamente, porta flutuante (floating gate) e porta de controle (control gate). Originalmente, todos os transistores estão cortados, garantindo 1 em todas as posições. Apagável com equipamento especial a base de luz ultravioleta.

34 EEPROM – Electrically Erasable ROM (E2PROM) São similares às memórias EPROM, contudo, o conteúdo pode ser apagado eletronicamente. 1)Os chips não precisam ser retirados dos soquetes para o ambiente de gravação, como normalmente é feito nas EPROMs; 2) O conteúdo inteiro do chip não precisa ser apagado para promover uma mudança em uma determinada posição da memória; 3) A mudança de conteúdo não requer um circuito ou equipamento adicional e específico. 4) Tanto a gravação quanto o apagamento é feito por sinais elétricos.

35 FLASH São memórias graváveis e apagáveis eletricamente, à exemplo das EEPROMs. Combina todas melhores características dos tipos anteriores. De grande densidade, não volátil, leitura/escrita, rápidas e baixo custo. São usadas no lugar de discos rígidos de baixa capacidade. Nas memórias EEPROMs é possível mudar 1 byte por vez, tornando-as versáteis, contudo, mais lentas para serem usadas em sistemas onde ocorrem mudanças rápidas no armazenamento de dados, limitação corrigida com o desenvolvimento das memórias FLASH, onde o tempo de apagamento pode ser da ordem de micro segundos. Internamente as memórias FLASH são do tipo EEPROM com um circuito de fiação que permite apagar o conteúdo inteiro do chip ou de uma área pré- determinada chamada de bloco. São mais rápidas dos que as EEPROMs porque escrevem, de uma vez, dados em pacotes, normalmente com tamanho igual a 512 bytes, ao invés de 1 byte por vez.

36 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 CS R/W I/O1 I/O2 I/O3 I/O4 ENDEREÇOSENDEREÇOS 1024X4 Entradas/ Saídas 9.5 ASSOCIANDO MÉMORIAS RAM CASO 1: Construindo um circuito equivalente com 1024x8, usando Chips com 1024x4 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 CS R/W I/O1 I/O2 I/O3 I/O4 1024X8 I/O5 I/O6 I/O7 I/O8 ? O que queremos obter SOLUÇÃO: Colocar um edifício ao lado do outro. Ou seja, vamos usar dois circuitos com 1024x4. Associação Horizontal

37 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 CS R/W I/O1 I/O2 I/O3 I/O4 1024X4 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 CS R/W I/O1 I/O2 I/O3 I/O4 1024X4 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 CS R/W I/O1 I/O2 I/O3 I/O4 1024X8 I/O5 I/O6 I/O7 I/O8 ? O que queremos obter O que fazer? Interligar todas os terminais similares, de mesma natureza, menos as saídas.

38 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 CS R/W I/O1 I/O2 I/O3 I/O4 1024X4 I/O5 I/O6 I/O7 I/O8 1024X4 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 CS R/W A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 CS R/W I/O1 I/O2 I/O3 I/O4 1024X8 I/O5 I/O6 I/O7 I/O8 ? CIRCUITO FINAL

39 SOLUÇÃO APRESENTADA NO LIVRO

40 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 CS R/W I/O1 I/O2 I/O3 I/O4 ENDEREÇOSENDEREÇOS 1024X4 Entradas/ Saídas 9.5 ASSOCIANDO MÉMORIAS RAM CASO 2: Construindo um circuito equivalente com 2048x4, usando Chips com 1024x4 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 CS R/W I/O1 I/O2 I/O3 I/O4 2048X4 ? O que queremos obter SOLUÇÃO: Colocar um edifício em cima do outro. Ou seja, também vamos usar dois circuitos com 1024x4. Associação Vertical A10

41 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 CS R/W I/O1 I/O2 I/O3 I/O4 1024X4 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 CS R/W I/O1 I/O2 I/O3 I/O4 1024X4 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 CS R/W I/O1 I/O2 I/O3 I/O4 2048x4 ? O que queremos obter O que fazer? Interligar todas os terminais similares, de mesma natureza, menos as entradas (CS)´ que serão usadas para gerar a nova entrada A10. A10

42 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 CS R/W I/O1 I/O2 I/O3 I/O4 1024X4 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 CS R/W A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 R/W I/O1 I/O2 I/O3 I/O4 2048x4 ? A10 I/O1 I/O2 I/O3 I/O4 I/O1 I/O2 I/O3 I/O4 A10 CIRCUITO FINAL Note que falta o (CS)´

43 SOLUÇÕES APRESENTADAS NO LIVRO 2048 X 4

44 SOLUÇÃO COM ENTRADA (CS)´

45 (WE)' A0 A (CS)' 5V A2 A1 A0 E3 E2 E1 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 74LS138 RAM1KX4 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 WE CS IO0 IO1 IO2 IO3 RAM1KX4 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 WE CS IO0 IO1 IO2 IO3 SOLUÇÃO COM ENTRADA (CS)´ USANDO DECODIFICADOR

46 9.6 MEMÓRIAS COM ACESSO SEQüENCIAL (Sequencial Access Memory - SAM)

47

48


Carregar ppt "RESUMO 9.1 Tipos de Memórias num Computador 9.2 Conceitos Básicos 9.3 Memórias RAM 9.4 Memórias ROM 9.5 Associando Memórias 9.6 Memórias com Acesso Seqüencial."

Apresentações semelhantes


Anúncios Google