A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

AH TEMP ARQUITETURA DE COMPUTADORES LINGUAGEM C X LINGUAGEM ASSEMBLY CONDIÇÃO INICIAL BHBLCHCLDHDLSP X DI BASE DE X VOID STRCPY( CHAR X[ ], CHAR Y[ ])

Apresentações semelhantes


Apresentação em tema: "AH TEMP ARQUITETURA DE COMPUTADORES LINGUAGEM C X LINGUAGEM ASSEMBLY CONDIÇÃO INICIAL BHBLCHCLDHDLSP X DI BASE DE X VOID STRCPY( CHAR X[ ], CHAR Y[ ])"— Transcrição da apresentação:

1 AH TEMP ARQUITETURA DE COMPUTADORES LINGUAGEM C X LINGUAGEM ASSEMBLY CONDIÇÃO INICIAL BHBLCHCLDHDLSP X DI BASE DE X VOID STRCPY( CHAR X[ ], CHAR Y[ ]) { INT I; I=0; WHILE (X[I] = Y[I] != 0) I = I + 1; } C COPIA DE STRING STRCPY: PUSH AX SUB AL,AL VOLTA: MOV AH,[SI] CMP AH,AL JP Z FIM MOVS JMP VOLTA FIM: POP AX RET AL TEMP1 SI BASE DE Y A [DI] <- [SI] DI <- DI + 1 SI <- SI + 1

2 ARQUITETURA DE COMPUTADORES EXERCICIO COMPILE USANDO APENAS UMA INSTRUÇÃO DE DESVIO AX J CONDIÇÃO INICIAL BX BASE DO VETOR CH TEMP CLDHDL K SPDISI I WHILE (SAVE[I] = = K) I = I + J; C A

3 ARQUITETURA DE COMPUTADORES EXERCICIO 12 – CONTINUAÇÃO 1. COMPILE A FUNÇÃO AH CONDIÇÃO INICIAL BX BASE DO VETOR CHCLDHDLSPDI K SI SWAP ( INT V[ ], INT K ) { INT TEMP; TEMP = V[K] V[K] = V[K +1] V[K+1] = TEMP; } C A AL

4 ARQUITETURA DE COMPUTADORES EXERCICIO 12 – CONTINUAÇÃO 1. COMPILE A FUNÇÃO AH CONDIÇÃO INICIAL BX BASE DO VETOR CX N DHDLSPDI J SI I SORT ( INT V[ ], INT N ) { INT I,J; FOR (I = 0; I < N; I = I +1) { FOR ( J = I –1, J 0 && V[J] > V[J+1], J = J-1) { SWAP (V,J) } C A AL TEMP

5 ARQUITETURA DE COMPUTADORES CPU ACESSANDO INSTRUÇÕES E DADOS ESPAÇO ENDEREÇAVEL 1 M BYTES SEGMENTO DE 64K BYTES END. INICIAL DO SEGMENTO TIPOS DE SEGMENTOS CODIGODADOSPILHA EXTRA DE DADOS OBS: OS SEGMENTOS PODEM SER SUPERPOSTOS, OU NÃO.

6 ARQUITETURA DE COMPUTADORES CPU ACESSANDO INSTRUÇÕES E DADOS CODIGODADOSPILHA EXTRA DE DADOS END. INICIAL DO SEGMENTO CODIGODADOSPILHA EXTRA DE DADOS CSDSSSES X 16 OFFSET NO SEGMENTO IPSP BP DI BX SI DI DESL

7 ARQUITETURA DE COMPUTADORES FLAGS DE STATUS ALU C O A Z S P

8 ARQUITETURA DE COMPUTADORES REGISTRADORES VISIVEIS PELO PROGRAMADOR AX HL BX HL CX HL DX HL BP SP IP SI DI CS DS SS ES

9 ARQUITETURA DE COMPUTADORES OUTROS FLAGS D I T DIREÇÃO INTERRUPÇÃO TRAP D =0 MOVSB D =1 MOVSB [DI] <- [SI] DI <- DI + 1 SI <- SI + 1 [DI] <- [SI] DI <- DI - 1 SI <- SI - 1

10 ARQUITETURA DE COMPUTADORES FORMATO DAS INSTRUÇÕES 1 0 BYTE 2 0 BYTE 3 0 BYTE 4 0 BYTE 5 0 BYTE 6 0 BYTE CODIGO DA INSTRUÇÃO BYTE DE ENDEREÇAMENTO DADO IMEDIATO (DIL) DADO IMEDIATO (DIH) END. IMEDIATO (EIL) END. IMEDIATO (EIH) DADO IMEDIATO (DIL) DADO IMEDIATO (DIH) ADD AL,CLMOV [BX][SI][043A], 1209

11 ARQUITETURA DE COMPUTADORES FORMATO DAS INSTRUÇÕES 1 0 BYTE CODIGO DA INSTRUÇÃO CODIGO | D | W TAMANHO DOS OPERANDOS 0 : BYTE 1 : WORD SENTIDO DA MOVIMENTAÇÃO MOV AL, CL E MOV CL, AL TEM O MESMO CODIGO E O MESMO W POREM D DIFERENTES

12 ARQUITETURA DE COMPUTADORES FORMATO DAS INSTRUÇÕES 2 0 BYTE BYTE DE ENDEREÇAMENTO MOD REG R/M _ _ _ _ _ _ _ _ R/M MOD 00 [BX][SI] [BX][DI] [BP][SI] [BP][DI] [SI] [DI] [EIH][EIL] [BX] MOD 01 [BX][SI][EIL] [BX][DI][EIL] [BP][SI][EIL] [BP][DI][EIL] [SI][EIL] [DI][EIL] [BP][EIL] [BX][EIL] MOD 10 [BX][SI][EIHEIL] [BX][DI][EIHEIL] [BP][SI][EIHEIL] [BP][DI][EIHEIL] [SI][EIHEIL] [DI][EIHEIL] [BP][EIHEIL] [BX][EIHEIL] MOD 11 W=0 W=1 AL AX CL CX DL DX BL BX AH SP CH BP DH SI BH DI REG W=0 W=1 AL AX CL CX DL DX BL BX AH SP CH BP DH SI BH DI INSTR OP1, OP2 D=0 MOD E R/M DEFINEM OP1 D=1 MOD E R/M DEFINEM OP2

13 ARQUITETURA DE COMPUTADORES EXERCICIO 13 SABENDO QUE O CAMPO CODIGO DA INSTRUÇÃOMOV É , QUAIS OS CODIGOS DE MAQUINA DAS INSTRUÇÕES ABAIXO? MOV AL,BL MOV AX,BX MOV [BX][03],AL MOV AL,[BX][089A]

14 ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES

15 ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES COMANDOS QSAIR DO DEBUG REXIBIR E ALTERAR CONTEUDO DE REGISTRADOR AINSERIR INSTRUÇÕES EM ASSEMBLY NA MEMORIA DLISTAR END´s DE MEM. E RESPECTIVOS CONTEUDOS UTRANSFORMA COD. DE MAQUINA EM ASSEMBLY EENTRADA DE INSTRUÇÕES OU DADOS EM HEXADECIMAL TEXECUÇÃO PASSO A PASSO E EXIBIÇÃO DOS REG´s GEXECUÇÃO ATÉ UM PONTO DE PARADA E EXIBIÇÃO

16 ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES COMANDO R

17 ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES COMANDO A

18 ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES COMANDO D

19 ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES COMANDO U

20 ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES COMANDO E

21 ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES COMANDO T

22 ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES COMANDO G

23 ARQUITETURA DE COMPUTADORES INSTRUÇÕES ANEXO-1

24 ARQUITETURA DE COMPUTADORES EXERCICIO 13 1.FAÇA UM PROGRAMA PARA SOMAR 2 NUMEROS DE 16 BITS, UM ARMAZENADO A PARTIR DO ENDEREÇO 0020:0A00 E OUTRO APARTIR DO ENDEREÇO 0040:0AE1. 2.FAÇA UM PROGRAMA PARA VERIFICAR SE O BIT 3 DO ENDEREÇO DE MEMORIA OOO4:5271 ESTÁ EM NIVEL 1 OU EM NIVEL 0 3.FAÇA UM PROGRAMA PARA SOMAR OS CONTEUDOS DOS ENDEREÇOS DE MEMORIA 0020:8012, 0020:8013, 0020:8014, 0020:8015, LEVANDO EM CONTA APENAS OS 8 BITS MENOS SIGNIFICATIVOS DA SOMA. O RESULTADO DEVE SER ARMAZENADO EM COMPLEMENTO A 2 NO ENDEREÇO 0020:8016.

25 ARQUITETURA DE COMPUTADORES EXERCICIO 13 – CONTINUAÇÃO 4. FAÇA UM PROGRAMA PARA MULTIPLICAR 2 NUMEROS SEM SINAL DE 8 BITS, UM ARMAZENADO A PARTIR DO ENDEREÇO 0140:CC00 E OUTRO APARTIR DO ENDEREÇO 0140:CD01. O RESULTADO DEVE SER ARMAZENADO NOS ENDEREÇOS 0140:CE01 E 0140:CE02. O PROGRAMA DEVE USAR O ALGORITMO DE SOMAS SUCESSIVAS E O RESULTADO PARCIAL DEVE SER ARMAZENADO NOS ENDEREÇOS 0230:0401 E 0230:0402.

26 AMBIENTE ARQUITETURA DE COMPUTADORES ENTRADA E SAIDA (E/S) (I/O) DISPOSITIVOS DE ENTRADA E SAIDA POSSIBILITAM A COMUNICAÇÃO DA CPU COM O AMBIENTE CPU MEMORIA ENTRADA E SAIDA COMPUTADOR

27 ARQUITETURA DE COMPUTADORES ENTRADA E SAIDA (E/S) (I/O) ENTRADA E SAIDA : CONTROLADOR DE E/S E DISPOSITIVO DE E/S CPU MEMORIA ENTRADA E SAIDA COMPUTADOR AMBIENTE CONTROLADORESDISPOSITIVOS

28 ARQUITETURA DE COMPUTADORES ENTRADA E SAIDA (E/S) (I/O) CONTROLADOR DE E/S: INTERFACE COM A CPU CPU MEM ENTRADA E SAIDA COMPUTADOR AMBIENTE CONTROLADORES DISPOSITIVOS INTERFACE REG

29 ARQUITETURA DE COMPUTADORES ENTRADA E SAIDA (E/S) (I/O) MODOS DE IMPLEMENTAR E/S 1. E/S MAPEADA COMO MEMORIA ENDEREÇO DE MEMORIA ATRIBUIDO A ENDEREÇO DE REGISTRADOR DA INTERFACE DO CONTROLADOR DE E/S COM A CPU CPU MEM ENTRADA E SAIDA COMPUTADOR AMBIENTE CONTROLADORES DISPOSITIVOS INTERFACE REG

30 INTERFACE E/S ARQUITETURA DE COMPUTADORES ENTRADA E SAIDA (E/S) (I/O) MODOS DE IMPLEMENTAR E/S 1. E/S MAPEADA COMO MEMORIA IMPLEMENTAÇÃO RD WR CPU RD WR MEM #CS REG LD BARRAMENTO DE DADOS REG 0E BARRAMENTO DE ENDEREÇOS XXXXXH COMPARADOR ANDAND AND

31 ARQUITETURA DE COMPUTADORES EXERCICIO 14 RETIRAR O ENDEREÇO DE MEMORIA 0400:0002 PARA SELECIONAR UM CONJUNTO DE 8 LEDS E UM CONJUNTO DE 8 CHAVES QUE DEVEM SER CONECTADOS AO COMPUTADOR.

32 INTERFACE E/S ARQUITETURA DE COMPUTADORES EXERCICIO 14 – SOLUÇÃO RD WR CPU RD WR MEM #CS REG LD BARRAMENTO DE DADOS 3S 0E BARRAMENTO DE ENDEREÇOS 04002H COMPARADOR ANDAND AND INTERFACE E/S DISPOSITIVOS E/S VCC VCC


Carregar ppt "AH TEMP ARQUITETURA DE COMPUTADORES LINGUAGEM C X LINGUAGEM ASSEMBLY CONDIÇÃO INICIAL BHBLCHCLDHDLSP X DI BASE DE X VOID STRCPY( CHAR X[ ], CHAR Y[ ])"

Apresentações semelhantes


Anúncios Google