A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

LINGUAGEM C X LINGUAGEM ASSEMBLY

Apresentações semelhantes


Apresentação em tema: "LINGUAGEM C X LINGUAGEM ASSEMBLY"— Transcrição da apresentação:

1 LINGUAGEM C X LINGUAGEM ASSEMBLY
ARQUITETURA DE COMPUTADORES LINGUAGEM C X LINGUAGEM ASSEMBLY CONDIÇÃO INICIAL AH TEMP AL TEMP1 BH BL CH CL DH DL SP X SI BASE DE Y DI BASE DE X A C STRCPY: PUSH AX SUB AL,AL VOLTA: MOV AH,[SI] CMP AH,AL JP Z FIM MOVS JMP VOLTA FIM: POP AX RET COPIA DE STRING [DI] <- [SI] DI <- DI + 1 SI <- SI + 1 VOID STRCPY( CHAR X[ ], CHAR Y[ ]) { INT I; I=0; WHILE (X[I] = Y[I] != 0) I = I + 1; }

2 EXERCICIO 12 A C ARQUITETURA DE COMPUTADORES AX BX CH CL DH DL SP SI
1. “COMPILE” USANDO APENAS UMA INSTRUÇÃO DE DESVIO CONDIÇÃO INICIAL AX J BX BASE DO VETOR CH TEMP CL DH DL K SP SI I DI A C WHILE (SAVE[I] = = K) I = I + J;

3 EXERCICIO 12 – CONTINUAÇÃO
ARQUITETURA DE COMPUTADORES EXERCICIO 12 – CONTINUAÇÃO 1. “COMPILE” A FUNÇÃO CONDIÇÃO INICIAL AH AL BX BASE DO VETOR CH CL DH DL SP SI DI K A C SWAP ( INT V[ ], INT K ) { INT TEMP; TEMP = V[K] V[K] = V[K +1] V[K+1] = TEMP; }

4 EXERCICIO 12 – CONTINUAÇÃO
ARQUITETURA DE COMPUTADORES EXERCICIO 12 – CONTINUAÇÃO 1. “COMPILE” A FUNÇÃO CONDIÇÃO INICIAL AH AL TEMP BX BASE DO VETOR CX N DH DL SP SI I DI J C A SORT ( INT V[ ], INT N ) { INT I,J; FOR (I = 0; I < N; I = I +1) FOR ( J = I –1, J 0 && V[J] > V[J+1], J = J-1) SWAP (V,J) }

5 CPU ACESSANDO INSTRUÇÕES E DADOS
ARQUITETURA DE COMPUTADORES CPU ACESSANDO INSTRUÇÕES E DADOS ESPAÇO ENDEREÇAVEL 1 M BYTES SEGMENTO DE 64K BYTES END. INICIAL DO SEGMENTO TIPOS DE SEGMENTOS CODIGO PILHA DADOS EXTRA DE DADOS OBS: OS SEGMENTOS PODEM SER SUPERPOSTOS , OU NÃO.

6 CPU ACESSANDO INSTRUÇÕES E DADOS
ARQUITETURA DE COMPUTADORES CPU ACESSANDO INSTRUÇÕES E DADOS END. INICIAL DO SEGMENTO CODIGO PILHA DADOS EXTRA DE DADOS CS X 16 SS X 16 DS X 16 ES X 16 OFFSET NO SEGMENTO CODIGO PILHA DADOS EXTRA DE DADOS DI IP SP BX DI BP SI DESL

7 ARQUITETURA DE COMPUTADORES
FLAGS DE STATUS C O ALU A Z S P

8 REGISTRADORES VISIVEIS PELO PROGRAMADOR
ARQUITETURA DE COMPUTADORES REGISTRADORES VISIVEIS PELO PROGRAMADOR AX BX CX DX H L H L H L H L BP SP IP SI DI CS DS SS ES

9 OUTROS FLAGS D DIREÇÃO I INTERRUPÇÃO T TRAP D =0 MOVSB D =1 MOVSB
ARQUITETURA DE COMPUTADORES OUTROS FLAGS D DIREÇÃO I INTERRUPÇÃO [DI] <- [SI] DI <- DI + 1 SI <- SI + 1 T TRAP [DI] <- [SI] DI <- DI - 1 SI <- SI - 1 D =0 MOVSB D =1 MOVSB

10 FORMATO DAS INSTRUÇÕES
ARQUITETURA DE COMPUTADORES FORMATO DAS INSTRUÇÕES 10 BYTE CODIGO DA INSTRUÇÃO 20 BYTE BYTE DE ENDEREÇAMENTO 30 BYTE DADO IMEDIATO (DIL) END. IMEDIATO (EIL) 40 BYTE DADO IMEDIATO (DIH) END. IMEDIATO (EIH) DADO IMEDIATO (DIL) 50 BYTE DADO IMEDIATO (DIH) 60 BYTE ADD AL,CL MOV [BX][SI][043A] , 1209

11 FORMATO DAS INSTRUÇÕES
ARQUITETURA DE COMPUTADORES FORMATO DAS INSTRUÇÕES 10 BYTE CODIGO DA INSTRUÇÃO TAMANHO DOS OPERANDOS 0 : BYTE 1 : WORD CODIGO | D | W SENTIDO DA MOVIMENTAÇÃO MOV AL, CL E MOV CL, AL TEM O MESMO CODIGO E O MESMO W POREM D DIFERENTES

12 FORMATO DAS INSTRUÇÕES
ARQUITETURA DE COMPUTADORES FORMATO DAS INSTRUÇÕES 20 BYTE BYTE DE ENDEREÇAMENTO INSTR OP1, OP2 D=0 MOD E R/M DEFINEM OP1 D=1 MOD E R/M DEFINEM OP2 MOD REG R/M _ _ _ _ _ _ _ _ R/M 000 001 010 011 100 101 110 111 MOD 00 [BX][SI] [BX][DI] [BP][SI] [BP][DI] [SI] [DI] [EIH][EIL] [BX] MOD 01 [BX][SI][EIL] [BX][DI][EIL] [BP][SI][EIL] [BP][DI][EIL] [SI][EIL] [DI][EIL] [BP][EIL] [BX][EIL] MOD 10 [BX][SI][EIHEIL] [BX][DI][EIHEIL] [BP][SI][EIHEIL] [BP][DI][EIHEIL] [SI][EIHEIL] [DI][EIHEIL] [BP][EIHEIL] [BX][EIHEIL] MOD 11 W=0 W=1 AL AX CL CX DL DX BL BX AH SP CH BP DH SI BH DI REG W=0 W=1 AL AX CL CX DL DX BL BX AH SP CH BP DH SI BH DI

13 EXERCICIO 13 ARQUITETURA DE COMPUTADORES
SABENDO QUE O CAMPO CODIGO DA INSTRUÇÃOMOV É , QUAIS OS CODIGOS DE MAQUINA DAS INSTRUÇÕES ABAIXO? MOV AL,BL MOV AX,BX MOV [BX][03],AL MOV AL,[BX][089A]

14 DEBUG – DEPURADOR SIMPLES
ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES

15 DEBUG – DEPURADOR SIMPLES
ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES COMANDOS Q SAIR DO DEBUG R EXIBIR E ALTERAR CONTEUDO DE REGISTRADOR A INSERIR INSTRUÇÕES EM ASSEMBLY NA MEMORIA D LISTAR END´s DE MEM. E RESPECTIVOS CONTEUDOS U TRANSFORMA COD. DE MAQUINA EM ASSEMBLY E ENTRADA DE INSTRUÇÕES OU DADOS EM HEXADECIMAL T EXECUÇÃO PASSO A PASSO E EXIBIÇÃO DOS REG´s G EXECUÇÃO ATÉ UM PONTO DE PARADA E EXIBIÇÃO

16 DEBUG – DEPURADOR SIMPLES
ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES COMANDO R

17 DEBUG – DEPURADOR SIMPLES
ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES COMANDO A

18 DEBUG – DEPURADOR SIMPLES
ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES COMANDO D

19 DEBUG – DEPURADOR SIMPLES
ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES COMANDO U

20 DEBUG – DEPURADOR SIMPLES
ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES COMANDO E

21 DEBUG – DEPURADOR SIMPLES
ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES COMANDO T

22 DEBUG – DEPURADOR SIMPLES
ARQUITETURA DE COMPUTADORES DEBUG – DEPURADOR SIMPLES COMANDO G

23 ARQUITETURA DE COMPUTADORES
INSTRUÇÕES ANEXO-1

24 EXERCICIO 13 ARQUITETURA DE COMPUTADORES
FAÇA UM PROGRAMA PARA SOMAR 2 NUMEROS DE 16 BITS, UM ARMAZENADO A PARTIR DO ENDEREÇO 0020:0A00 E OUTRO APARTIR DO ENDEREÇO 0040:0AE1. FAÇA UM PROGRAMA PARA VERIFICAR SE O BIT 3 DO ENDEREÇO DE MEMORIA OOO4:5271 ESTÁ EM NIVEL 1 OU EM NIVEL 0 FAÇA UM PROGRAMA PARA SOMAR OS CONTEUDOS DOS ENDEREÇOS DE MEMORIA 0020:8012, 0020:8013, 0020:8014, 0020:8015, LEVANDO EM CONTA APENAS OS 8 BITS MENOS SIGNIFICATIVOS DA SOMA. O RESULTADO DEVE SER ARMAZENADO EM COMPLEMENTO A 2 NO ENDEREÇO 0020:8016.

25 EXERCICIO 13 – CONTINUAÇÃO
ARQUITETURA DE COMPUTADORES EXERCICIO 13 – CONTINUAÇÃO 4. FAÇA UM PROGRAMA PARA MULTIPLICAR 2 NUMEROS SEM SINAL DE 8 BITS, UM ARMAZENADO A PARTIR DO ENDEREÇO 0140:CC00 E OUTRO APARTIR DO ENDEREÇO 0140:CD01. O RESULTADO DEVE SER ARMAZENADO NOS ENDEREÇOS 0140:CE01 E 0140:CE02. O PROGRAMA DEVE USAR O ALGORITMO DE SOMAS SUCESSIVAS E O RESULTADO PARCIAL DEVE SER ARMAZENADO NOS ENDEREÇOS 0230:0401 E 0230:0402.

26 ENTRADA E SAIDA (E/S) (I/O)
ARQUITETURA DE COMPUTADORES ENTRADA E SAIDA (E/S) (I/O) DISPOSITIVOS DE ENTRADA E SAIDA POSSIBILITAM A COMUNICAÇÃO DA CPU COM O AMBIENTE AMBIENTE CPU ENTRADA E SAIDA MEMORIA COMPUTADOR

27 ENTRADA E SAIDA (E/S) (I/O)
ARQUITETURA DE COMPUTADORES ENTRADA E SAIDA (E/S) (I/O) ENTRADA E SAIDA : CONTROLADOR DE E/S E DISPOSITIVO DE E/S AMBIENTE ENTRADA E SAIDA CONTROLADORES DISPOSITIVOS CPU MEMORIA COMPUTADOR

28 ENTRADA E SAIDA (E/S) (I/O)
ARQUITETURA DE COMPUTADORES ENTRADA E SAIDA (E/S) (I/O) CONTROLADOR DE E/S: INTERFACE COM A CPU AMBIENTE ENTRADA E SAIDA CONTROLADORES DISPOSITIVOS CPU INTERFACE REG REG MEM REG COMPUTADOR

29 ENTRADA E SAIDA (E/S) (I/O)
ARQUITETURA DE COMPUTADORES ENTRADA E SAIDA (E/S) (I/O) MODOS DE IMPLEMENTAR E/S 1. E/S MAPEADA COMO MEMORIA ENDEREÇO DE MEMORIA ATRIBUIDO A ENDEREÇO DE REGISTRADOR DA INTERFACE DO CONTROLADOR DE E/S COM A CPU AMBIENTE ENTRADA E SAIDA CONTROLADORES DISPOSITIVOS CPU INTERFACE REG REG REG MEM COMPUTADOR

30 ENTRADA E SAIDA (E/S) (I/O)
ARQUITETURA DE COMPUTADORES ENTRADA E SAIDA (E/S) (I/O) MODOS DE IMPLEMENTAR E/S 1. E/S MAPEADA COMO MEMORIA IMPLEMENTAÇÃO BARRAMENTO DE DADOS RD WR CPU RD WR MEM #CS INTERFACE E/S AND REG LD REG 0E BARRAMENTO DE ENDEREÇOS XXXXXH AND COMPARADOR

31 EXERCICIO 14 ARQUITETURA DE COMPUTADORES
“RETIRAR” O ENDEREÇO DE MEMORIA 0400:0002 PARA SELECIONAR UM CONJUNTO DE 8 LEDS E UM CONJUNTO DE 8 CHAVES QUE DEVEM SER CONECTADOS AO COMPUTADOR.

32 EXERCICIO 14 – SOLUÇÃO ARQUITETURA DE COMPUTADORES ....... .......
DISPOSITIVOS E/S BARRAMENTO DE DADOS VCC INTERFACE E/S RD WR CPU RD WR MEM #CS INTERFACE E/S AND REG LD 3S 0E BARRAMENTO DE ENDEREÇOS 04002H AND VCC COMPARADOR


Carregar ppt "LINGUAGEM C X LINGUAGEM ASSEMBLY"

Apresentações semelhantes


Anúncios Google