Germano Maioli Penello

Apresentação em tema: "Germano Maioli Penello"— Transcrição da apresentação:

1 Germano Maioli Penello
Microeletrônica Germano Maioli Penello Sala 5145 (sala 17 do laboratorio de engenharia elétrica)

2 Visão geral do curso Introdução CMOS Substrato Cálculo de resistência
Junção PN Regras de design – poço Camada metálica Regras de design – camada metálica Resistência de contato Exemplos de leiaute Camada ativa e de polisilício Conectando os fios Regras de design – MOSIS Dispositivos (resistores, capacitores, MOSFETs) Características do MOSFET Técnicas de fabricação e processamento Níveis de abstração

3 Lei de Moore Transistores com dimensões menores que 20 nm! Pentium 4
386 286

4 Lei de Moore Transistores com dimensões menores que 20 nm! Pentium 4
386 286

5 Projetando CMOS Produção Especificação do circuito (entradas e saídas)
Cálculos e esquemático Problema espec. Problema fabricação. Circuito dentro das especificações? Simulação do circuito Circuito dentro das especificações? Testes e avaliações Leiaute Fabricação do protótipo Simulação com parasitics* Circuito dentro das especificações? *Parasitics – capacitância e indutância parasíticas; junções pn e seus problemas

6 Fabricação Circuitos integrados CMOs são fabricados em bolachas (wafers) de Si. Cada bolacha contém diversos Chips (die) O diâmetro mais comum de bolacha de Si é de 300 mm (12 in) Ex. de bolachas de 2, 4, 6 e 8 in

7 Processamento – diodo

8 CMOS - Presente 95% dos CIs são de tecnologia CMOS
Fabricados em área pequena Baixo consumo Alta frequência Manufaturabilidade (baixíssimos defeitos de fabricação) Baixo custo Escalonamento

9 SPICE Simulation program with an integrated circuit enphasis
Simulador open source (licença BDS*) de circuitos analógicos desenvolvido na Universdade da Califórnia, Berkeley Usado em projetos de circuitos integrados e também de dispositivos discretos para prever o funcionamento do circuito Projeto de CI Não é possível usar um breadboard Alto custo de etapas fotolitográficas e outras etapas de manufatura SPICE é importante para diminuir os custos de processamento. Verifica-se o funcionamento do circuito antes da sua fabricação. *

10 Fabricação de dispositivos
Resistores Capacitores MOSFET

11 Etapas recorentes

12 Sala limpa Todas as etapas recorrentes são feitas em um ambiente controlado chamado de sala limpa. A sala limpa foi inventada para determinar a idade da terra! (quantidade de chumbo em meteoritios) Indispensável na fabricação de CI, ela também é usada na industria farmacêutica, em áreas de biotecnologia, e outras áreas sensíveis à contaminação.

13 Sala limpa Turbulenta Laminar
Ambiente normal -  35,000,000 partículas/m3 com tamanhos acima de 0.5mm Sala limpa (ISO 1) – 12 partículas/m3 com tamanhos abaixo de 0.3mm

14 Sala limpa Ambiente controlado:
temperatura, umidade, fluxo de ar, descargas eletrostáticas, baixa quantidade de poluentes, poeira, partículas suspensas, vapores químicos A roupa é para proteger a sala limpa do usuário! Os móveis são feitos de materiais que não liberem partículas (teflon, aço inox)

15 Sala limpa (sala amarela)
Sala onde a luz ambiente não contém radiação UV. O fotorresiste é sensível à radiação UV e pode ser manuseado nesta sala sem preocupação.

16 Substrato – processamento
Apenas como exemplo! Estes substratos não são de Silício! 3 mm 5 cm 2 cm 2 cm Ao final do processamento, obtemos as mesas fotodetectoras como mostrada na foto acima à direita. Clivamos essa amostra, colamos no “chip carrier” e fazemos as soldas. O acesso aos sinais elétricos são feitos pelas pernas do chip carrier

17 Poço

18 Poço Primeira camada a ser fabricada no circuito integrado CMOS

19 Substrato e poço Os circuitos CMOS são fabricados num substrato de Si.
Dopante tipo-n (P - fósforo) Dopante tipo-p (B - Boro) – substrato mais comum de ser usado em CI CMOS No substrato tipo-p, NMOS são fabricados diretamente, enquanto PMOS são fabricados em um poço-n. O substrato ou o poço são chamados de corpo do MOSFET. Normalmente, uma camada epitaxial de Si é crescida antes do processamento. Não faremos distinção entre essa camada e o próprio substrato. Um processamento que usa o substrato tipo-p com um poço-n é chamado “processo poço-n” (“n-well process”). Um processamento que usa o substrato tipo-n com um poço-p é chamado “processo poço-p” (“p-well process”).

20 Diodo parasítico Um poço-n num substrato tipo-p forma um diodo
Para evitar que este diodo seja polarizado diretamente (conduza corrente), o substrato é normalmente o ponto de menor tensão do circuito (aterrado). Idealmente, não existe corrente fluindo no substrato.

21 Resistor (poço-n) Além de ser usado como o corpo do PMOS, o poço pode ser usado como um resistor. Se as tensões nos terminais do resistor forem maiores que a tensão do substrato, podemos evitar que o diodo parasítico seja polarizado diretamente.

22 Procesamento do poço Acompanhe os três primeiro passos do applet
Oxidação Depósito de fotorresiste Iluminação seletiva Remoção seletiva do fotorresiste Remoção do óxido Dopagem

23 Procesamento Acompanhe os três primeiro passos do applet
Com o substrato completamente limpo, a primeira etapa é a de crescimento de óxido (SiO2 – também chamado de vidro! Excelente isolante elétrico).

24 Procesamento Acompanhe os três primeiro passos do applet
Com o substrato completamente limpo, a primeira etapa é a de crescimento de óxido (SiO2 – também chamado de vidro! Excelente isolante elétrico). Si puro em contato com O2 tem como resultado: Si + O2  SiO2 Para que o SiO2 tenha excelentes propriedades elétricas e para controlar precisamente a sua espessura, existem dois métodos de crescimento de óxido. Método molhado – crescimento mais rápido, mas pior qualidade elétrica Método seco – crescimento mais lento, mas melhor qualidade elétrica

25 Crescimento de SiO2 Requer um ambiente com altas temperaturas (~1000 oC) Consome Si do substrato durante o processo de crescimento

26 Crescimento de SiO2 Requer um ambiente com altas temperaturas
Consome Si do substrato durante o processo de crescimento Pro efeito de interferência de luz, dá para se estimar a espessura do óxido apenas analisando a sua cor! Mesma explicação do efeito de coloração observada quando existe óleo derramado sobre a água na rua.

27 Fotorresiste Spin coating - spinner

28 Fotorresiste (PR) Pre-cozimento
Substrato sem umidade facilita a aderência do PR Spin coating Camadas bem homogêneas de PR por todo o substrato (~mm) Cozimento suave Remover o solvente do PR. Converter PR de líquido para sólido. Iluminação seletiva PR iluminado se torna solúvel (revelação positiva) Revelação PR iluminado é removido (revelação positiva) Cozimento duro Fortalecer o PR para não ser removido com ácido

29 Remoção do óxido Apenas a região exposta (sem fotorresiste), é atacada pelo ácido! Normalmente utiliza-se ácido fluorídrico (HF) para a remoção do óxido. Buffered oxide etch (BOE) – H20:HF - 6:1 Desenho fora de escala! Tanto o óxido quanto o fotorresiste servem para proteger o substrato na etapa de difusão que seguirá no próximo slide.

30 Difusão Difusão de átomos doadores (tipo-n). Qual o elemento químico utilizado?

31 Note que a difusão ocorre também embaixo do fotorresiste protetor
Difusão de átomos doadores (tipo-n). Elemento da coluna V da tabela periódica P - Fósforo. Note que a difusão ocorre também embaixo do fotorresiste protetor

32 Difusão Note que a difusão ocorre também embaixo do fotorresiste protetor O tamanho final do poço-n não é exatamente igual ao da máscara fotolitográfica. As companhias que fabricam os chips podem aumentar ou diminuir as máscaras para compensar este efeito. Após a remoção do fotorresiste, ficamos apenas com o substrato e o poço-n

33 Leiaute do poço-n O leiaute das máscaras fotolitográficas é feita consideranto a visão superior. Um dos pontos chaves do leiaute é o fator de escala. Ex.: Dimensões mínimas = 50nm Quadrado de 10x10 (adimensional) tem seus lado de 500nm desprezando a difusão lateral e outras imperfeições. Usar números inteiros para desenhar o leiaute simplifica o processamento. Vista superior Seção reta

34 Regras de design (poço-n)
Existem regras que determinam o espaçamento e tamanho mínimos requerido para todas as camandas do processamento CMOS! O engenheiro de processo é quem especifica essas regras e também quem projeta o CI. As regras variam dependendo da tecnologia usada (processos com fator de escala 1mm tem diferentes regras de processos com fator de escala de 50nm)

35 Regras de design (poço-n)
A medida que o leiaute fica mais e mais complicado, programas computacionas que verificam se as regras de design não são violadas são fundamentais. O tamanho mínimo pode ser devido à qualidade de criar padrões no fotorreste enquanto que o espaçamento mínimo pode ser devido ao transistor npn parasítico. Veremos as regras de design mais adiante no curso!

36 Resistência Além de servir como base para o transistor PMOS, o poço-n também é utilizado para criar resistores. Lembrando: A resistência de um material depende do propriedades intrínsecas do material e da sua geometria. Propriedade do mateiral: Resistividade Geometria: Comprimento e área de seção reta

37 Resistência Além de servir como base para o transistor PMOS, o poço-n também é utilizado para criar resistores. A espessura t de um processo CMOS é normalmente fixa, mas o comprimento L e a largura W são determinados pela máscara do leiaute. Podemos controlar L e W, e com isso fabricar um resistor com o valor desejado.

38 Resistência Além de servir como base para o transistor PMOS, o poço-n também é utilizado para criar resistores. A espessura t de um processo CMOS é normalmente fixa, mas o comprimento L e a largura W são determinados pela máscara do leiaute. Podemos controlar L e W, e com isso fabricar um resistor com o valor desejado. E o fator de escala?

39 Resistência Além de servir como base para o transistor PMOS, o poço-n também é utilizado para criar resistores. A espessura t de um processo CMOS é normalmente fixa, mas o comprimento L e a largura W são determinados pela máscara do leiaute. Podemos controlar L e W, e com isso fabricar um resistor com o valor desejado. O valor projetado não é alterado pelo fator de escala! E o fator de escala?

40 Resistência de folha Uma grandeza comum é a resistência de folha de um material. Ela é utilizada em sistemas de filmes finos e implica que o fluxo de corrente se dá ao longo do plano da folha, e não perpendicular a ela. Unidade de Rs : W/sq ou W/ Esta unidade serve para evitar a confusão entre a resistência de folha e a resistência Ex. Um quadrado com Rs = 100 W/sq tem resistência de 100 W. Um retângulo de lado 3 e comprimento 1 do mesmo material tem resistência de 300 W

41 Leiaute de quinas Vimos como fazer resistores com o poço-n, mas e se quisermos poupar espaço e fazer algo diferente de um retângulo? Qual a resistência desta configuração se Rs = 100 W/sq?

42 Leiaute de quinas Vimos como fazer resistores com o poço-n, mas e se quisermos poupar espaço e fazer algo diferente de um retângulo? Qual a resistência desta configuração se Rs = 100 W/sq? Seria 100 x 3 = 300 W Mas se pensarmos no caminho que a corrente percorre neste plano, perceberemos que ela não preenche todo o quadrado da quina!

43 Leiaute de quinas Vimos como fazer resistores com o poço-n, mas e se quisermos poupar espaço e fazer algo diferente de um retângulo? Qual a resistência desta configuração se Rs = 100 W/sq? Seria 100 x 3 = 300 W Mas se pensarmos no caminho que a corrente percorre neste plano, perceberemos que ela não preenche todo o quadrado da quina!

44 Leiaute de quinas Vimos como fazer resistores com o poço-n, mas e se quisermos poupar espaço e fazer algo diferente de um retângulo? Qual a resistência desta configuração se Rs = 100 W/sq? A resistência da quina é aproximadamente 0.6 Rs A resistência total entre os pontos A e B é de 2.6 W/sq Mas o valor de resistência de folha não é tão preciso! Dependendo do processo, a resistência pode variar significativamente!

45 Leiaute de quinas Para evitar os problemas mostrados no slide anterior, evita-se fazer resistências com quinas (cantos). Um método preferível é de conectar resistores retangulares com fios. Desta maneira, podemos ter uma maior confiabilidade no valor dos resistores projetados. Ex.: Ganho de um op-amp depende da razão de resistores. Se os valores das resistências projetadas não fo igual ao da resitência medida no circuito, o projeto não será bem sucedido.

46 Resistor de poço-n Ao longo do curso veremos as diversas camadas, não se preocupe por agora. Esta é a seção reta de um resistor de poço-n após as divesas etapas de processamento.

47 Resistor de poço-n Ao longo do curso veremos as diversas camadas, não se preocupe por agora. Esta é a seção reta de um resistor de poço-n após as divesas etapas de processamento.

48 Exemplo Calcule a resistência de um poço-n que tem comprimento 100 e largura 10. Considere Rs = 2 kW/sq. Agora, considere que devido ao processamento, esse valor pode variar entre 1.6 a 2.4 kW/sq.

49 Exemplo Calcule a resistência de um poço-n que tem comprimento 100 e largura 10. Considere Rs = 2 kW/sq. Agora, considere que devido ao processamento, esse valor pode variar entre 1.6 a 2.4 kW/sq.

50 Exemplo Calcule a resistência de um poço-n que tem comprimento 100 e largura 10. Considere Rs = 2 kW/sq. Agora, considere que devido ao processamento, esse valor pode variar entre 1.6 a 2.4 kW/sq.

51 Exemplo Calcule a resistência de um poço-n que tem comprimento 100 e largura 10. Considere Rs = 2 kW/sq. Agora, considere que devido ao processamento, esse valor pode variar entre 1.6 a 2.4 kW/sq. Note como o valor do resitor não é muito preciso!

52 Exercício Para o leiaute abaixo, faça um esboço da seção reta nas duas linhas indicadas. Existe junção pn parasítica? Se sim, onde? E transistor parasítico? Se sim, onde?

53 Exercício Para o leiaute abaixo, faça um esboço da seção reta nas duas linhas indicadas. Existe junção pn parasítica? Se sim, onde? E transistor parasítico? Se sim, onde? Por que a seção reta não é perfeitamente retangular?

54 Exercício Para o leiaute abaixo, faça um esboço da seção reta nas duas linhas indicadas. Existe junção pn parasítica? Se sim, onde? E transistor parasítico? Se sim, onde?

55 Exercício Para o leiaute abaixo, faça um esboço da seção reta nas duas linhas indicadas. Existe junção pn parasítica? Se sim, onde? E transistor parasítico? Se sim, onde?

56 Exercício Para o leiaute abaixo, faça um esboço da seção reta nas duas linhas indicadas. Existe junção pn parasítica? Se sim, onde? E transistor parasítico? Se sim, onde? Por que a seção reta não é perfeitamente retangular?

57 Exercício Para o leiaute abaixo, faça um esboço da seção reta nas duas linhas indicadas. Existe junção pn parasítica? Se sim, onde? E transistor parasítico? Se sim, onde?

58 Exercício Projete um resistor de 250 kW usando um poço-n num padrão de serpentina. O comprimento máximo de cada segmento é de 100 e a resistência de folha é de 2 kW/sq. Confira as regras de design do resistor! Se o fator de escala for de 50 nm, estime o tamanho do resistor fabricado. Largura mínima do poço-n = 12 Distância mínima entre poço-n = 6

59 Exercício Projete um resistor de 250 kW usando um poço-n num padrão de serpentina. O comprimento máximo de cada segmento é de 100 e a resistência de folha é de 2 kW/sq. Confira as regras de design do resistor! Se o fator de escala for de 50 nm, estime o tamanho do resistor fabricado.

60 Trabalho para o dia 08/09 Projete um resistor de 250 kW usando um poço-n num padrão de serpentina. O comprimento máximo de cada segmento é de 100 e a resistência de folha é de 2 kW/sq. Confira as regras de design do resistor! Se o fator de escala for de 50 nm, estime o tamanho do resistor fabricado. Programa gratuito para criar leiautes e esquemáticos. Simula o leiaute em conjunto com o SPICE. Façam este exercício seguindo as regras de design do programa! Me apresentem os resultados na aula depois do feriado. Farei perguntas sobre o software e sobre as regras de design do programa. Utilizem a tecnologia MOCMOS que segue a regra de design do MOSIS.

61 Tutoriais do electric:
Siga este tutorial para ajustar as configurações que usaremos ao longo do curso! Regras de leiaute do MOSIS Vídeos: