11 Microeletrônica Germano Maioli Penello Sala 5145 (sala 17 do laboratorio de engenharia.

Apresentação em tema: "11 Microeletrônica Germano Maioli Penello Sala 5145 (sala 17 do laboratorio de engenharia."— Transcrição da apresentação:

1 11 Microeletrônica Germano Maioli Penello http://www.lee.eng.uerj.br/~germano/Microeletronica%20_%202015-1.html Sala 5145 (sala 17 do laboratorio de engenharia elétrica) Aula 15

2 Capacitores 2 Processos CMOS podem conter uma segunda camada de polisilício chamada poly2. Importante para: Capacitores poly-poly MOSFETs Dispositivos de portas flutuantes (EPROM, memória FLASH, por exemplo)

3 Capacitores 3 Espessura entre as camadas poly (t ox ) é a mesma do GOX. Leiaute e seção reta C´ ox – capacitância por área

4 Capacitores 4 Espessura entre as camadas poly (t ox ) é a mesma do GOX. Leiaute e seção reta C´ ox – capacitância por área Capacitância mínima 100 fF e 10 fF (longo e curto, respectivamente)

5 Capacitores 5 Parasíticos A maior capacitância parasítica é a entre o poly1 e o substrato (bottom plate parasitic –parasítico da placa inferior). Pode chegar a 20% do valor de capacitância desejado entre poly1 e poly2.

6 Capacitores 6 Dependência com tensão e temperatura Coeficiente de temperatura: Coeficiente de tensão:

7 MOSFET 7 Já sabemos como criar um MOSFET, a partir de agora veremos os detalhes de como otimizar o leiaute de um MOSFET para reduzir os efeitos parasíticos.

8 MOSFET 8 Difusão lateral O dopante difunde lateralmente criando um MOSFET de comprimento L eff

9 MOSFET 9 Reveja aula 10! A implantação LDD (lightly doped drain) é feita para minimizar a difusão lateral. Depois da LDD é feita a deposição de um espaçador e só então a dopagem p+ ou n+ é realizada.

10 MOSFET 10 Oxide encroachment (invasão do óxido) O óxido invade a região ativa e reduz a área do transistor. Para compensar, o leiaute pode ser aumentado antes de fazer a máscara que define a região ativa.

11 MOSFET 11 Capacitância parasítica de depleção de fonte e dreno Modelo SPICE: Não confundir capacitância de depleção (polarização reversa) com capacitância de difusão (polarização direta)!

12 MOSFET 12 Resistência parasítica de fonte e dreno O comprimento da região ativa aumenta a resistência parasítica em série com o MOSFET, determinada pelo número de quadrados na fonte (NRS) e dreno (NSD) NRS = comprimento da fonte / largura da fonte Resistência de folha incluída no modelo SPICE como srh (confira o valor no processo C5)

13 MOSFET 13 Long-length (Comprimento longo) O comprimento é obtido pela interseção entre o poly e a região ativa (acompanhando o sentido da corrente). Veremos adiante no curso que o MOSFET de comprimento longo tem uma resistência efetiva de chaveamento mais elevada O que está faltando neste leiaute para construir um MOSFET real?

14 MOSFET 14 Large-Width (Largura larga) O que está faltando neste leiaute para construir um MOSFET real? A largura é obtido pela interseção entre o poly e a região ativa. (perpendicular ao sentido da corrente) Largura total é a soma das larguras Conexão em paralelo

15 MOSFET 15 A mesma abordagem pode ser feita para aumentar o comprimento do MOSFET Conexão em série Nomenclatura largura comprimento 10/2

16 MOSFET 16 Capacitância parasítica As capacitância parasíticas dependem da área da regíão ativa. Num desenho com números pares de capacitores, a região ativa de um terminal é maior que a do outro. Neste desenho, a área do S é maior que a do D.

17 MOSFET 17 Capacitância parasítica Para obter boa resposta a altas frequências, é desejado que a capacitância maior seja aterrada (para NMOS) ou conectada ao VDD (PMOS) Maior capacitância

18 MOSFET 18 Capacitância parasítica Para obter boa resposta a altas frequências, é desejado que a capacitância maior seja aterrada (para NMOS) ou conectada ao VDD (PMOS) Maior capacitância Verifique a descarga dos capacitores da figura à direita considerando o MOSFET como chave. Menor capacitância

19 MOSFET 19 Capacitância parasítica Para obter boa resposta a altas frequências, é desejado que a capacitância maior seja aterrada (para NMOS) ou conectada ao VDD (PMOS) Maior capacitância A menor capacitância descarrega pelos dois capacitores (maior resistência no caminho de descarga) enquanto a maior capacitância não carrega nem descarrega. Menor capacitância

20 MOSFET 20 Capacitância parasítica Dispositivo operando na região de inversão forte (strong inversion region) Capacitância não depende da extensão da difusão lateral Canal formado entre o dreno e a fonte

21 MOSFET 21 Capacitância parasítica Dispositivo operando na região de depleção. Não há canal entre o dreno e fonte. Capacitância depende da extensão da difusão lateral Os parâmetros CGDO (gate-drain overlap capacitance) e CGSO são estipulados no modelo SPICE. Confira os valores no modelo do processo C5.

22 MOSFET 22 Capacitância parasítica Os modelos do MOSFET devem incluir capacitâncias entre seus terminais e que essas capacitâncias dependem da região de operação do MOSFET. Imagem SEM Quantos transistores temos nesta imagem?

23 Exemplos de leiautes 23 Capacitores apenas com camadas de metal. Processos com apenas uma camada poly não dá pra fazer capacitor poly-poly Desprezando a capacitância de bordas (placas de área grande) Ex: Capacitor de 1pF  50aF/  m 2 com área de lados de 100  m e 200  m. Problema! Capacitância metal1 substrato grande! ~80% a 100%! Respostas mais lentas e desperdício de energia

24 Exemplos de leiautes 24 Capacitores apenas com camadas de metal. Processos com apenas uma camada poly não dá pra fazer capacitor poly-poly Driblando o problema Ex: Capacitor de 1pF  50aF/  m 2 com área de lados de 100  m e 66  m. Área reduzida por 1/3 (considerando que as espessuras entre os metais são iguais.) Normalmente o valor absoluto não importa, o importante é a razão entre capacitores. Desprezando a capacitância de bordas (placas de área grande)

25 Exemplos de leiautes 25 Capacitores apenas com camadas de metal. Efeito de franjas (efeito de borda) Capacitância entre metais da mesma camada. Tipicamente 50 aF/  m vs. 25 aF/  m da capacitância de borda com o substrato

26 Exemplos de leiautes 26 Capacitores apenas com camadas de metal. Capacitância entre vias (também chamada de capacitor lateral). Tipicamente 500 aF/  m vs. 25 aF/  m da capacitância de borda com o substrato

27 Exemplos de leiautes 27 Capacitores apenas com camadas de metal. Capacitância com o topo Para evitar acoplamento no topo, uma placa aterrada é colocada acima do capacitor. Permite que sinais digitais ruidosos possam ser utilizados evitando interferência.

28 Exemplos de leiautes 28 Resistores de polisilício Melhor performance quando necessita-se de razões precisas entre resistências (não forma junções pn como a resistência de poço-n). Melhor casamento, melhor comportamento em função da temperatura e tensão Em geral, tamanho mínimo da largura e comprimento de 10 a 100   Resistores largos dissipam melhor o calor – menores efeitos de eletromigração) Em geral, tamanho mínimo da largura e comprimento de 10 a 100x

29 29 Exemplos de leiautes Resistores de polisilício Em geral, tamanho mínimo da largura e comprimento de 10 a 100   Resistores largos dissipam melhor o calor – menores efeitos de eletromigração)

30 30 Exemplos de leiautes Resistores de polisilício Modulação de condutividade Metal com potencial maior acima do polisilício atrai elétrons causando regiões de resistividade baixa Para reduzir modulação da condutividade: Evitar metal acima do resistor de polisilício Aumentar a distância entre o metal e o polisilício (metais das camadas superiores) Inserir escudo de condução aterrado como no capacitor

31 31 Exemplos de leiautes Resistores de polisilício R-2R resistor string Leiaute mínimo (área mínima) Conversor digital analógico http://www.paulotrentin.com.br/eletronica/conversor-dac-atraves-da-rede-de-escada-r2r/