Projeto BrazilIP - 8051 Gerente: Cristiano Araújo Coordenadora: Edna Barros.

Apresentação em tema: "Projeto BrazilIP - 8051 Gerente: Cristiano Araújo Coordenadora: Edna Barros."— Transcrição da apresentação:

1 Projeto BrazilIP - 8051 Gerente: Cristiano Araújo Coordenadora: Edna Barros

2 Informações Gerais Equipe: –Marília Lima (Gerente - DTI) –André Aziz (IC) –Bruno Prado (IC) –Francielle Santos (IC) –João Bione (IC) –Patrícia Lira (IC) –Vítor Schwambach (IC) Colaboração: –Abner Barros Coordenação: –Edna Natividade da Silva Barros (ensb@cin.ufpe.br); Linha de Pesquisa: –Desenvolvimento de IP’s; –Metodologias de Desenvolvimento;

3 Motivação IP-core Demanda por produtos sofisticados e potentes Alta capacidade de integração em silício –Tecnologia suporta projetos de SoCs –Implementação de SoCs baseadas em IP cores –Potencial de Mercado Brasil

4 O Problema Disponibilizar IP de qualidade para o mercado Várias áreas de atuação IP-core functionalities definition RTL Implementation Functional Verification Synthesis and Prototyping IP-core distribution Componente reusável: –portabilidade –configurabilidade –Interface padrão –documentação

5 Objetivos Treinamento de especialistas em projetos de IP Cores Definição de uma metodologia de projeto de IP Cores Disponibilização de um IP Core do microcontrolador 8051

6 Abordagem As fases

7 Abordagem IPProcess As disciplinas

8 Abordagem - IPProcess Fases X Disciplinas Requirements

9 Abordagem Testes Layout Fabricação

10 Recursos Utilizados As fases

11 Resultados Processo de desenvolvimento modelado através de 14 diagramas (aspectos estáticos e dinâmicos) Definição de 4 fases e 5 disciplinas –24 atividades, 19 artefatos e 8 papéis Criação de 8 templates e 6 tutorias Automação de simulação, testes de regressão e prototipação usando scripts

12 Resultados Website com toda informação do processo e definições

13 Resultados - 8051

14 Architecture ComponentSystemC RTL% Bus1.2314,31 CPU16.77358,75 Interrupt Manager9143,2 IO Ports1.6505,78 OCP-IP Interface2.5957,09 Timer1.1694,09 USART2.5957,09 RAM1.1494,02 ROM3521,23 8051*6782,37 Total28.548100% *Top of the hierarch, instantiate the others components

15 Resultados - 8051 Architecture ComponentVerification (SystemC)Test CasesBugs Detecteds Bus000 CPU29 programs26.0001 Interrupt Manager1.84020.8003 IO Ports9561000 OCP-IP Interface2.04610.6000 Timer2.41760.2207 USART3.307700.0002 RAM*000 ROM*000 8051**29 programs00 Total10.55613 * Memory blocks from CoreGenerator, Xilinx ** Top of the hierarch, instantiate the others components

16 Resultados - 8051 Available*UsedUsed% Slice Flip-Flop10.2409999% 4-input LUTs10.2404.11440% * FPGA Xilinx? XC2V1000-4FG456C