Comunicação entre Dois Processadores Peac Rodrigo de A. Vilar de Miranda

Slides:



Advertisements
Apresentações semelhantes
Organização e Arquitetura de Computadores I Microarquitetura
Advertisements

Capitulo 6: Entrada e Saída
Organização de Computadores I
Arquitetura e organização de computadores
Arquitetura e organização de computadores
Técnicas para operações E/S
Organização de computadores Professora Marcela Santos Aula 7 – A arquitetura de von Neumann.
Capítulo 2 A família de Microcontroladores MCS-51 da Intel
Autor: Salvador P. Gimenez
A Arquitetura: conjunto de instruções
NÍVEL DE MICROPROGRAMAÇÃO
Arquitetura dos Microprocessadores 8086 e 8088 Sistemas Embarcados.
William Stallings Arquitetura e Organização de Computadores 8a Edição
Informações Adicionais - Etapa 5
Sistemas Operacionais
Conhecendo Hardware Parte 1
Organização e Arquitetura de Computadores I Parte de Controle
Conhecendo Hardware Parte 2
Maria Aparecida Castro Livi
EEL Microprocessadores
O MICROPROCESSADOR INTEL 8080
UNIDADE DE CONTROLE MICROPROGRAMADA PARA O FEMTOJAVA
Implementação da CPU Análise de um computador simplificado Implementação da Unidade de Controle para o computador simplificado.
Autor: Fernando de Mesentier Silva
Processadores – Aula 3 Professor: André Luis Meneses Silva
Arquitetura de Computadores
Arquitetura de Computadores ECO015
Processadores – Aula 3 Professor: André Luis Meneses Silva
Introdução à Programação
Módulo MSSP Jadsonlee da Silva Sá
Universidade Federal do Vale do São Francisco - UNIVASF Colegiado de Engenharia da Computação – CECOMP PIC16F877A - Parte III Jadsonlee da Silva Sá
Arquitetura Cleópatra Bloco de Controle (Instruções e Microinstruções)
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno Computador Cleópatra Arquitetura e Programação.
UCP Memória Principal Controladores E/S
Sistemas Operacionais I
Capítulo 4 Nível da Microarquitetura
Experimentos Práticos Arquitetura de Software para Celulares
Organização e Arquitetura de Computadores
Organização e Arquitetura de Computadores
Prof. Remy Eskinazi - Microcontroladores
Memória Principal.
ARQUITETURA DE COMPUTADORES II
ARQUITETURA DE COMPUTADORES II
Organização de Computadores Bacharel em Sistema de Informação.
Montagem e Manutenção de Computador I Curso Técnico em Rede de Computadores Aula 05.
Placa de rede, Memória RAM, Hub
Barramentos em Microcomputadores
Capítulo 4 Nível da Microarquitetura
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno Arquitetura Cleópatra Bloco de Controle.
A Linguagem de Máquina – Desvios e Laços
Memorias.
8088 Assembly Software Básico Mitsuo Takaki.
Registradores.
8 - 1 Organização Básica de Computadores e Linguagem de Montagem Ricardo Pannain ORGANIZAÇÃO BÁSICA DE COMPUTADORES E LINGUAGEM DE MONTAGEM A pilha e subrotinas.
Parte 3 Seção de Dados e Unidade de Controle
Processador 2014/2015 Comunicação de Dados Ricardo Bento 12ºL.
2a Aula Pratica Dispositivos Programáveis Roteador 2E-2S e Modularização.
ARQUITECTURA DO PC surge o primeiro PC, construído pela IBM 1981 surge o primeiro PC, construído pela IBM À epoca existiam um enorme quantidade.
Estrutura do Processador
Processador MAC-1 Arquitectura.
Laboratório de Organização e Arquitetura de Computadores PROFESSORES: Elmar Uwe Kurt Melcher Joseana Macêdo Fechine Passos para Execução da Instrução BIPUSH.
O que devem fazer os Microprocessadores ?
Tecnologias da Informação e Comunicação
Arquitetura de computadores
Arquitetura de Sistemas Operacionais
O Stack e Subrotinas Permitem reusar o código Escreva e depure o código uma vez, use-o quantas vezes for preciso Uma Subrotina deve ser chamada Uma Subrotina.
Sistemas Operacionais Arquitetura de Computadores
Organização de Computadores Implementação da UCP Construção do caminho de dados Controle Implementação monociclo.
Microprogramação Controlador Microprogramado RI Microcomandos UAL MICROMEMÓRIA MPC MIR DECOD.... Vamos então construir o controlador microprogramado do.
Transcrição da apresentação:

Comunicação entre Dois Processadores Peac Rodrigo de A. Vilar de Miranda

Sumário Estrutura do Peac 4 e 5 Estrutura do Peac 4 e 5 Barramento de Comunicação Barramento de Comunicação EstruturaEstrutura Preparação do CaboPreparação do Cabo Comunicação de Dados Comunicação de Dados ExperimentoExperimento Instruções Remotas Instruções Remotas Conclusões Conclusões

Estrutura do Peac 4 Não tem micro-código Não tem micro-código Programado por switchesProgramado por switches Barramentos Barramentos C = A o BC = A o B Memória RAM Memória RAM MAR e PC – EndereçosMAR e PC – Endereços MDR e MBR – DadosMDR e MBR – Dados

Estrutura do Peac 5 Microinstruções Microinstruções

Barramento de Comunicação Estrutura Estrutura Une os DMEM e AMEM das das duas placasUne os DMEM e AMEM das das duas placas 34 pinos – Cabo de Disquete34 pinos – Cabo de Disquete Preparação do Cabo Preparação do Cabo Remoção dos Fios de EndereçosRemoção dos Fios de Endereços

Preparação do Cabo

Estratégia MAR = FFFFh MAR = FFFFh AMEM = MAR AMEM = MAR Cortar os cabos que apresentarem voltagem Cortar os cabos que apresentarem voltagem

Comunicação dos Dados – Peac 4 Fazer dois processadores em duas placas diferentes se comunicarem Fazer dois processadores em duas placas diferentes se comunicarem Experimento Experimento 1.Transferir dados do LV para o MDR (1234h) 2.O DMEM reflete do MDR 3.Os dados dos DMEM´s ficam iguais 4.Ler os dados do DMEM remoto e colocar no MDR remoto

Esquema da Placa – Peac 4

Ambiente

LV – 1234h B = LV B

MDR = LV B = LV MDR = C

MDR – 1234h B = MDR B

DMEM – 1234h DMEM

R-DMEM – 1234h DMEM

R-MDR – 1234h B B = MDR Read e Clock

Visão Final

Instruções Remotas – Peac 5 int RADD (int x) int RADD (int x) Adiciona x ao topo da pilha remota, retorna o resultadoAdiciona x ao topo da pilha remota, retorna o resultado No mestre: MDR = MBR (16 bits) PC = PC + 1; fetch MDR = MBR NOPNOP LV = MDR; zera MDR

Instruções Remotas – Peac 5 int RADD (int x) int RADD (int x) No escravo: goto (MDR) – main1 NOP H = MDR; MAR = SP; rd MDR = TOS = H + TOS; wr; goto main1 Main1 = 0000h (loop no MDR zerado)

Conclusões A comunicação entre os dois processadores é viável A comunicação entre os dois processadores é viável Próximo passo: Próximo passo: Teste das Instruções RemotasTeste das Instruções Remotas Otimização das Instruções RemotasOtimização das Instruções Remotas Comunicação 1 - NComunicação 1 - N