Encaminhadores IP Sistemas Telemáticos 2002/2003 LESI Grupo de Comunicações por Computador Departamento de Informática Universidade do Minho

Fontes utilizadas Alguns materiais de –Scott Karlin and Larry Peterson –Zhenhai Duan –N. stanford.edu; –S. cornell.edu Artigo –IP Routers Architecture: An Overview, James Aweya, acessível na net.

A Internet é um grafo de encaminhadores ! O Núcleo da Internet RouterIP de Núcleo Router de IP de Periferia

Qual o aspecto dos comutadores /encaminhadores? Encaminhadores De acesso e.g. ISDN, ADSL Encaminhador de Núcleo Comutador ATM de Núcleo

Componentes dum Encaminhador Genérico

Processamento de um pacote num encaminhador IP 1.Aceitar o pacote de uma ligação de entrada 2.Localizar o endereço de destino do pacote na tabela de reenvio, para identificar a(s) porta de saida. 3.Manipular o cabeçalho do pacote: decrementar o TTL e calcular a soma de verificação do cabeçalho. 4.Enviar o pacote para a(s) portas de saída. 5.Colocar o pacote na fila de espera 6.Transmitir o pacote pela linha de saída

Interior dum Encaminhador IP melhor esforço

Outra visão dum Encaminhador IP Plano de Controlo Plano de Dados Processamento por Pacote Comutação Tabela de expedição Tabela de Encaminhamento Protocolos de Encaminhamento

Componentes Arquitecturais Básicos Plano de dados: processamento por pacote 2. Interconexão 3. Egresso Tabela de Expedição Decisão de expedição 1. Ingresso Tabela de Expedição Decisão de expedição Tabela de Expedição Decisão de expedição

Interconexões Duas Técnicas Básicas Filas de Espera de Entrada Normalmente uma switch fabric não bloqueante (e.g. crossbar) Normalmente um barramento rápido Filas de Espera de Saída

Interconexões Filas de Espera de Saída Filas de Saída Individuais Memória centralizada partilhada LB da Memória = (N+1).R 1 2 N LB Memória = 2N.R 1 2 N

Saída 2 Saída N Interconexões Comutação via Memória Partilhada Um buffer simples em memória alocado dinamicamente : N escritas por tempo de célula N leituras por tempo de célula Limitado pela largura de banda da memória Entrada 1Saída 1 Entrada N Entrada 2 Inúmeros trabalhos provaram e tornaram possível: –Equidade(Fairness) –Garantia de atraso –Controlo de jitter –Garantia de Perdas –Garantias estatísticas

Filas de Espera de Saída Quão rápida pode ser a memória partilhada? Memória Partilhada Barramento de 200 byte SRAM de 5 ns 1 2 N 5ns por operação de memória 2 operações de memória por pacote Portanto até um máximo de 160Gb/s Na prática próximo de 80Gb/s

Interconexões Filas de Espera de Entrada com Crossbar configuraão Dados de Entrada Dados de Saída Arbiter LB Memória = 2R

Fila de Espera de Entrada Head of Line Blocking Atarso Carga 58.6% 100%

Head of Line Blocking

Fila de Espera de Entrada Filas de Espera de Saída Virtuais

Atraso Carga 100%

Fila de Espera de Entrada Filas de Espera de Saída Virtuais Arbiter LB Memória = 2R Complexo !

Engenho de Expedição cabeçalho dados Pacote Router Endereço de destino Porta de saída Rede destino Porta Tabela de Expedição Estrutura de Dados para localização do encaminhamento / / /

/ / / Ex. de Tabela de Expedição Prefixo IP de DestinoPorta de saída / / /197 Prefixo IP : 0-32 bits Tamanho do Prefixo

Prefixos podem sobrepor-se / / /24 Lookup de encaminhamento: Encontre o maior prefixo que unifique (i.e. a rota mais específica) entre todos os prefixos que unifiquem com endereço de destino / / / Maior prefixo que unifique

Valores de prefixo Comprimento do Prefixo / / /8 Dificuldade da unificação com o prefixo mais longo / / /21 Busca bi-dimensional: - Comprimento do prefixo - Valor do Prefixo

Lookup da Tabela de Encaminhamento Não é nada fácil! A operação de busca não é uma unificação exacta –O lookup directo precisa de 4G entradas (32 bits no endereço IP) –Unificação com o maior prefixo Tabelas de Hash Árvores balanceadas

Tamanho da Tabela de Expedição Fonte Ano Número de Prefixos 10,000/ano

Trees e Tries Binary Search Tree <> <><> log 2 N N entries Binary Search Trie

Trees and Tries Multiway tries 16-ary Search Trie 0000, ptr1111, ptr 0000, 01111, ptr , , ptr

Interiores dum Encaminhador IP com QOS

Componentes Arquitecturais Básicos dum Router com QoS Policiamento Escalonamento da Saída Comutação Encaminhamento Controlo de Congestão Reservas Controlo de Admissão Controlo Fluxo de dados processamento por pacote

Componentes arquitecturais básicos Percurso de dados: processamento por pacote 2. Interconexão 3. Egresso Tabela de Expedição Tabela de classificação Policiamento & Contrlo de Accessos Decisão de Expedição 1. Ingresso Tabela de Expedição Tabela de classificação Policiamento & Contrlo de Accessos Decisão de Expedição Tabela de Expedição Tabela de classificação Policiamento & Contrlo de Accessos Decisão de Expedição Limitação: LB Memória Limitação: LB Interconexão Energia & Arbitragem Limitação: LB Memória

Evolução dos Encaminhadores IP

Routers IP de Primeira Geração  A maioria dos switches Ethernet e routers mais baratos  O Estrangulamento pode ser o CPU, barramento de I/O ou host adaptor  O que é mais caro? Barramento? Memória? Interface? CPU? Shared Backplane Line Interface CPU Memory CPU Buffer Memory Line Interface DMA MAC Line Interface DMA MAC Line Interface DMA MAC

Output 2 Output N Routers IP de Primeira Geração Estrutura de Filas: Memória Partilhada Um buffer simples em memória alocado dinamicamente : N escritas per “cell” time N leituras per “cell” time. Limitado pela largura de banda da memória Entrada 1Output 1 Entrada N Entrada 2 Inúmeros trabalhos provaram e tornaram possível: –Equidade(Fairness) –Garantia de atraso –Controlo de jitter –Garantia de Perdas –Garantias estatísticas

Routers IP de Segunda Geração CPU Buffer Memory Line Card DMA MAC LocalBufferMemory Line Card DMA MAC LocalBufferMemory Line Card DMA MAC LocalBufferMemory  Correspondência de portas nas placas de interface  Alta % de acertos na cache local para lookups  O que é mais $? Bus? Memória? Interface? CPU? 

Routers IP de Segunda Geração Estruturas combinadas de filas de entrada e saída Bus 1 escrita por tempo de célula 1 leitura por tempo de célula Taxa de E/L determinada pela velocidade do bus

Switches/Routers de 3ª Geração Line Card MAC Local Buffer Memory CPU Card Line Card MAC Local Buffer Memory Switched Backplane Line Interface CPU Memory  Disponibiliza percursos paralelos (switching fabric)  O que é mais $? Bus? Memória, CPU?

Arbiter Switches/Routers de 3ª Geração Estrutura de filas de espera Switch 1 escrita por tempo de célula 1 leitura por tempo de célula Taxa de E/L determinada pela capacidade a fabric speedup Tipicamente <50Gb/s capacidade agregada

Routers/Switches de 4ª Geração Switch Core Linecards Ligações ópticas 100’s of feet

Separação física entre o núcleo de comutação e as cartas de linha Distribui energia por vários armários. Permite todo armazenamento (buffering) colocado nas placas de linha: –Reduz energia. –Coloca a complexidade (escalonamento, gestão de buffers, política de descarte de pacotes, etc…) na placa de linha

Switch Core Linecards Ligações ópticas 100’s of feet Protocolo LCS Routers/Switches de 4ª Geração

Routers/Switches de 4ª Geração Estruturas de filas de espera 1 escrita por tempo de célula 1 leitura por tempo de célula Velociadade de Escrita/leitura Determin<das pela velocidade da switching fabric Lookup & Política de descrate Escalonamento de saída Filas de espera de saída virtuais Escalonamento de saída Escalonamento de saída Switch Fabric Switch Arbitration Linecard Switch Core (Bufferless) Lookup & Política de descrate Lookup & Política de descrate Tipicamente <5Tb/s capacidade agregada

Problemas dos Fabricantes Rápida expedição (lookup de rotas) Identificação de Fluxos –Percurso rápido de expedição Suporte de QoS –Routers de núcleo, empresa ou acesso –A simplicidade é a chave do sucesso Fiabilidade(estabilidade) de routers de alta velocidade –Energia dual –Percursos de dados duplicados Facilidade de configuração –Má configuração é outro problema sério Possibilidade de contabilização