Instruções Condicionais e de Acesso a Memória Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala GSI013 –

Slides:



Advertisements
Apresentações semelhantes
Parte 1: Organização de Computadores
Advertisements

Conjunto de Instruções MIPS
Organização e Arquitetura de Computadores I Linguagem de Máquina
WebDesign Redes de Computadores Aula 05
Arquitetura e organização de computadores
Arquitetura e organização de computadores.
A Arquitetura: conjunto de instruções
O Conjunto de Instruções
0. Introdução.
Software Básico Silvio Fernandes Universidade Federal Rural do Semi-Árido Departamento de Ciências Exatas e Naturais Ciência da Computação Aula.
Sistemas Embarcados Microcontroladores PIC
Exemplo de arquitetura registrador-registrador- MIPS
MIPS MULTICICLO Fluxo de Dados e Controle
Processador Fluxo de Dados e Controle
Aula-02 Arquitetura do conjunto de instruções – ISA (Instruction Set Architecture)
Introdução à Computação - Jorge Macêdo
Sistemas Operacionais
Rganização de Computadores Melhorias de Desempenho com Pipelines - Parte B - Capítulo 6 – Patterson & Hennessy Organização de Computadores Melhorias de.
Prof. Fábio M. Costa Instituto de Informática Universidade Federal de Goiás rganização de Computadores Organização do Processador Parte B Capítulo 5 –
Prof. Fábio M. Costa Instituto de Informática Universidade Federal de Goiás rganização de Computadores Organização do Processador - Parte A Capítulo 5.
Professor: Erivelto Tschoeke – UDESC/CEPLAN
Sistemas Digitais Microprocessados
Arquitetura de Computadores I
Autor: Fernando de Mesentier Silva
Arquitecturas RISC Programação em assembly
Descrição de Sistemas Digitais em VHDL
Processadores – Aula 3 Professor: André Luis Meneses Silva
Aula 3©Universidade do Algarve 1 Do alto-nível ao assembly Compiladores, Aula Nº 3 João M. P. Cardoso.
Operações Aritméticas em Binário
Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas
(Ou porque da necessidade de upgrade :-)
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno Qualificadores.
Classes de Arquiteturas Tipos de operação Codificação das operações
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno Computador Cleópatra Arquitetura e Programação.
Pipeline O throughput de um pipeline é determinado pela freqüência com que uma instrução sai do pipeline. Todos os estágios devem estar prontos ao mesmo.
Estrutura de Decisão e Repetição
Agenda - Aula 2 Introdução (Computador Digital) Processadores
Organização e Arquitetura de Computadores
Arquitetura de Computadores
Disciplina: Microcontroladores Prof. Remy Eskinazi, MSc
Organização de Computadores
Disciplina: Microcontroladores Prof. Remy Eskinazi, MSc
A Linguagem de Máquina – Desvios e Laços
A Linguagem de Máquina – Funções e recursividade Prof. André Luis M. Silva orgearq wordpress.com.
Conceitos Avançados de Arquitetura de Computadores Arquiteturas RISC Reduced Instruction Set Computer 6.
Registradores.
Arquitetura de Computadores 2009 Infra-estrutura Hardware
Parte 3 Seção de Dados e Unidade de Controle
1  1998 Morgan Kaufmann Publishers Paulo C. Centoducatte – MC542 - IC/Unicamp- 2006s Prof. Paulo Cesar Centoducatte
Software Básico Apresentação da Disciplina Mitsuo Takaki
Processador MAC-1 Arquitectura.
Técnicas de Programação I Prof:. Msc. Arimatéia Junior Fortaleza-2011.
Arquitetura de Microcomputadores
Instruções Lógicas e Aritméticas
Histórico da evolução dos computadores
Aula Introdutória Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala GSI013 – Arq. e Org. de Computadores.
ARQUITETURA DE COMPUTADORES Nível do Conjunto de Instruções
Organização Estruturada de Computadores
O Stack e Subrotinas Permitem reusar o código Escreva e depure o código uma vez, use-o quantas vezes for preciso Uma Subrotina deve ser chamada Uma Subrotina.
Arquitetura do ARM RISC (Reduced Instruction Set Computer) – Conjunto relativamente grande de registradores – Modelo “load/store “de processamento Operações.
Desempenho de Processadores Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala GSI013 – Arq. e Org. de Computadores.
 Evolução constante das linguagens de programação de alto nível (LAN) desde o Fortran (primeira LAN)  Surgimento de novos paradigmas como a OO, Orientação.
Construção de Via de dados Trabalho Avaliativo do Primeiro Bimestre. Marcos André de Sena Silva.
Arquitetura ARM Subrotinas.  Implementar uma sub-rotina requer dois passos: 1.Armazenar o endereço de retorno. 2.Desviar a execução para o endereço da.
Arquitetura e Assembly*
Computador MIPS Organização básica e conjunto de instruções.
Arquitetura e Assembly*
Arquitetura e Assembly*
Programação em assembly
Conjunto de instruções
Transcrição da apresentação:

Instruções Condicionais e de Acesso a Memória Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala GSI013 – Arq. e Org. de Computadores Arquitetura e Organização de Computadores

Na Aula Anterior... 2

Nesta Aula Instruções de controle de fluxo; Codificando fluxo em Assembly: – If-then – If-then-else – Switch-case Codificando repetições em Assembly: – while() / do while() – for() Instruções de Acesso a memória 3

Instruções de Controle de Fluxo slt- set if less than slti- set if less than immediate beq- branch if equal bne- branch if not equal beqz- branch if equal zero bgtz- branch if greather than zero blez- branch if less than or equal to zero bltz- branch if less than zero 4

slt $t1,$t2,$t3 – Se t2 é menor que t3 então t1 = 1 senão t1 = 0 slti $t1,$t2,-100 – Se t2 é menor ou igual a -100 então t1=1 senão t1-0 beq $t1,$t2,label – Se t1 = t2 fluxo de execução pula para label bne $t1,$t2,label – Se t1 !=t1 fluxo de execução pula para label bgez $t1,label – Se t1>=0 fluxo de execução pula para label Instruções (2) 5

bgtz $t1,label – Se t1>0 fluxo de execução pula para label bltz $t1,label – Se t1<0 fluxo de execução pula para label blez $t1,label – Se t1<=0 fluxo de execução pula para label Instruções (3) 6

if –then - else 7

Switch/case Jump address table 8

Switch/case (2) 9

Switch/case (3) 10

while 11

for 12

Jumps Instruções de salto permitem alterar o fluxo de execução de programas; A ISA do MIPS32 prevê vários tipos de instruções de salto: – Saltos relativos ao PC; – Saltos Absolutos. 13

Jump (2) j LABEL 14 opcode address 31:2625:0 PC address 00 31:2827:02

Outras Instruções de Salto jr→ jump register – Usado para saltos absolutos; – Usado em sub-rotinas (retorno da sub-rotina); – Endereços de até 32 bits (capacidade do registrador); – Ex: jr $s0 jal→jump and link – Usado em sub-rotinas; – Seta $ra para o endereço de PC+4 (prox. instrução); – Salta para o endereço especificado; – Ex: jal LABEL jalr→jump and link register – Usado em sub-rotinas; – Seta $ra para PC+4 e salta para a pos. de mem. em $s0; – Ex: jalr $s0 15

Instruções de Acesso a Memória Instruções que permitem a movimentação de dados entre o processador (registradores) e a memória; 16

Prolar Leitura: – Hennessy: pgs. – Patterson: pgs. – Stallings: pgs. – Tanenbaum: pgs: 17