Projeto de Circuitos Integrados Semidedicados Prof. Marcio Cunha Aula 04 – Linguagem de Descrição de Hardware: VHDL.

Apresentação em tema: "Projeto de Circuitos Integrados Semidedicados Prof. Marcio Cunha Aula 04 – Linguagem de Descrição de Hardware: VHDL."— Transcrição da apresentação:

1 Projeto de Circuitos Integrados Semidedicados Prof. Marcio Cunha Aula 04 – Linguagem de Descrição de Hardware: VHDL

2 Agenda  Planejamento  Linguagem de Descrição de Hardware  Bibliotecas e Pacotes  Entidade  Arquitetura  Estilos de Programação

3 Planejamento

4 Agenda  Planejamento  Linguagem de Descrição de Hardware  Bibliotecas e Pacotes  Entidade  Arquitetura  Estilos de Programação

5 Linguagem de Descrição de Hardware  VHSIC Hardware Description Language – VHDL  VHSIC - Very High Speed Integrated Circuit  1980 - 1987 Bibliotecas / Pacotes Entidade Arquitetura Código VHDL Básico Histórico e Estrutura da Linguagem

6 Linguagem de Descrição de Hardware  LIBRARY / USE: Recursos disponíveis nativamente na plataforma  PORT / GENERIC: Entrada e Saída  Código: Descrição Funcional Bibliotecas / Pacotes Entidade Arquitetura Estrutura da Linguagem

7 Linguagem de Descrição de Hardware Bibliotecas / Pacotes Entidade Arquitetura VHDLVHDL Estrutura da Linguagem TIPO DE DADO I OBJETOS TIPO DE DADO II OPERADORES ATRIBUTOS CÓDIGO CONCORRENTE CÓDIGO SEQUENCIAL PACKAGE COMPONENT FUNCTIONPROCEDURE

8 Agenda  Planejamento  Linguagem de Descrição de Hardware  Bibliotecas e Pacotes  Entidade  Arquitetura  Estilos de Programação

9 Bibliotecas e Pacotes  Declaração:  LIBRARY ieee;  USE ieee.std_logic_1164.ALL;  USE work.meuPacote.ALL;  Bibliotecas Padronizadas:  STD: standard (tipos de dados básicos), textio (texto e arquivo)  IEEE: std_logic_1164, numeric_bit, numeric_std  Pacotes não padronizados:  std_logic_arith  std_logic_signed  std_logic_unsigned Estrutura da Linguagem

10 Agenda  Planejamento  Linguagem de Descrição de Hardware  Bibliotecas e Pacotes  Entidade  Arquitetura  Estilos de Programação

11 Entidade  Declaração:  ENTITY entidade_nome IS  [ GENERIC (  constante_nome : constante_tipo := constante_valor;  constante_nome : constante_tipo constante_valor ); ]  PORT (  porta_nome : porta_modo sinal_tipo;  porta_nome : porta_modo sinal_tipo );  END [ENTITY] [entidade_nome]; Estrutura da Linguagem

12 Agenda  Planejamento  Linguagem de Descrição de Hardware  Bibliotecas e Pacotes  Entidade  Arquitetura  Estilos de Programação

13 Arquitetura  Declaração:  ARCHITECTURE arquitetura_nome OF entidade_nome IS  [declarações opcionais]  BEGIN  Código;  END [ARCHITECTURE] [arquitetura_nome]; Estrutura da Linguagem

14 Agenda  Planejamento  Linguagem de Descrição de Hardware  Bibliotecas e Pacotes  Entidade  Arquitetura  Estilos de Programação

15 Estilos de Programação ESTILOS CÓDIGO CONCORRENTE OPERADORES LÓGICOS CÓDIGO SEQUENCIAL

16 Estilos de Programação Operadores Lógicos

17 Estilos de Programação Operadores Lógicos

18 Estilos de Programação Operadores Lógicos

19 Estilos de Programação Operadores Lógicos

20 Estilos de Programação Código Concorrente

21 Estilos de Programação Código Concorrente

22 Estilos de Programação Código Concorrente

23 Estilos de Programação Código Sequencial

24 Estilos de Programação Código Sequencial

25 Estilos de Programação Código Sequencial

26 Projeto de Circuitos Integrados Semidedicados Prof. Marcio Cunha Aula 04 – Linguagem de Descrição de Hardware: VHDL