Ana Carolina, Andersen, Arthur, Bruno, Eduardo, Gisele, Guilherme, Jennifer, Leonardo, Lucas, Monique, Ricardo, Rodrigo A., Thiago, Victor, Wagner e William.

Apresentação em tema: "Ana Carolina, Andersen, Arthur, Bruno, Eduardo, Gisele, Guilherme, Jennifer, Leonardo, Lucas, Monique, Ricardo, Rodrigo A., Thiago, Victor, Wagner e William."— Transcrição da apresentação:

1 Ana Carolina, Andersen, Arthur, Bruno, Eduardo, Gisele, Guilherme, Jennifer, Leonardo, Lucas, Monique, Ricardo, Rodrigo A., Thiago, Victor, Wagner e William. 1J-1PC1

2 Histórico Histórico No começo da década de 80, a tendência era construir chips com conjuntos de instruções cada vez mais complexos, os famosos processadores CISC. Alguns fabricantes porém, resolveram seguir o caminho oposto, criando o padrão RISC (Reduced Instruction Set Computer, ou "computador com um conjunto reduzido de instruções"). Tanto a Intel quanto a AMD, perceberam que usar alguns conceitos da arquitetura RISC em seus processadores poderia ajudá-las a criar processadores mais rápidos.

3 Histórico Histórico Porém, ao mesmo tempo, existia a necessidade de continuar criando processadores compatíveis com os antigos. Não adiantaria muito lançar um Pentium II ou Athlon extremamente rápidos, se estes não fossem compatíveis com os programas que utilizamos. A linguagem de alto nível começou a predominar e a distância semântica complicou a construção de compiladores. Instruções de alto nível do tipo: if, while, case, etc., devem ser traduzidas para instruções de baixo nível tipo: mov, add e jump.

4 Histórico Histórico A solução para reduzir esta distância foi elevar o nível da linguagem de máquina, o que era analisado positivamente por alguns autores, que desejavam instruções de máquina com mais campos e menos registradores. Também, em outros tempos, a velocidade da RAM era muito mais baixa que a da CPU, além disso, 10 vezes mais baixa que a ROM, o que criou o desejo de que todos as instruções fossem resolvidas em microcódigos ao invés de programação normal.

5 O que é RISC ? Reduced Instruction Set Computer ou Computador com um Conjunto Reduzido de Instruções (RISC), é uma linha de arquitetura de computadores que favorece um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executadas. Os processadores baseados na computação de conjunto de instruções reduzido não tem microrogramação, as instruções são executadas diretamente pelo hardware. Como característica, esta arquitetura, além de não ter microcódigo, tem o conjunto de instruções reduzido, bem como baixo nível de complexidade.

6 O que é RISC ? As funções de comando criadas em um processador RISC consistem de muitas instruções pequenas e individuais, que realizam apenas uma única tarefa. Exemplo de processadores: Sparc(SUM), Mips(Silicom graphics), Power(IBM), Alfa(DEC), PA(Hp), 88000(motorola), i860(Intel).

7 Funcionamento Básico Projetar uma via de dados que seja ótima para as operações chave. Este é o coração de uma máquina RISC. Composto pelos registradores, pela ULA e pelos barramento internos que os conectam. Em um único ciclo, os operandos devem ser lidos dos registradores, operados pela ULA e o resultado armazenado em um registrador. Operando1 Operando2 Resultado

8 Funcionamento Básico Projetar as instruções que executem as operações chaves, estas devem utilizar de forma ótima as vias de dados, ou seja, cada instrução deve utilizar um único ciclo da via de dados. A Teoria RISC é que só se deve adicionar novas instruções se elas não diminuírem a velocidades da máquina

9 Registradores Por processadores RISC utilizar muito a memória, foi criado um grande número de registradores. Este número de registradores tem grande impacto na performance das máquinas RISC, fazendo com que o acesso e a execução das tarefas sejam feitas de forma mais dinâmica. Geralmente tem-se 32 registros genéricos de 32 bits – para representar valores inteiros e/ou endereços de memória – e 32 registros de 32 bits para representação de valores em vírgula flutuante.

10 Registradores Estes registros são considerados de uso genérico e podem ser usados explicitamente por qualquer instrução que utilize operandos de registros, com exceção de um registro que contenha o valor ZERO. Outro uso dos registradores é guardar o contexto de um processo quando ele é suspenso em uma interrupção. Um conjunto de registradores são usados de maneira que, cada um guarde um contexto diferente, basta um ponteiro para indicar o contexto atual.

11 Conjunto de Instruções de um processador O conjunto de instruções que cada processador suporta é bastante variado. Contudo é possível identificar e caracterizar grupos de instruções que se encontram presentes em qualquer arquitetura. Para transferência de informação: Para transferência de informação: integram este grupo as instruções que transferem informação entre registros e a memória (load/store). Operações aritméticas, lógicas: Operações aritméticas, lógicas: soma, subtração e multiplicação com inteiros e ponto flutuante, e operações lógicas AND, OR, NOT, ShiftLeft/Right; alguns processadores suportam ainda a divisão.

12 Registradores x Cache Na arquitetura RISC, os registradores são organizados por janelas sobrepostas, e servem para armazenar as variáveis e parâmetros que são acessadas mais rapidamente. Esta filosofia coincide com a filosofia da memória cache utilizada pela maioria das arquiteturas conhecidas atualmente.

13 Arquitetura Durante a compilação de software especificamente para um chip RISC, o compilador determina quais comandos não vão depender dos resultados de outros. Como estes comandos não têm de esperar por outros comandos, o processador pode executar simultaneamente até 10 comandos em paralelo. Isto se deve também à tecnologia Pipeline,, uma técnica em que o processador processa mais de uma instrução de cada vez, como se que esse se dividisse. Ao invés de usar quatro fases para a execução: busca, execução e escrita, a cada ciclo.

14 Arquitetura Usa-se as mesmas fases, sendo executadas em paralelo. Uma fase não precisa esperar a outra terminar, para que ela se inicie. BReferência a memória DCBAExecução da instrução EDCBABusca da instrução 54321 Tabela: Instruções executadas pelas 3 seções da CPU

15 Compiladores Para executar algumas instruções numa estrutura RISC, é necessário um compilador, que é responsável para representar algumas funções como um loop para acrescentar uma variável. O compilador é responsável também à organização das instruções nos registradores, analizando as aplicações para encontrar as operações chave e elaborar um endereçamento bom para as tarefas, podendo também criar um número ilimitado de "registradores virtuais" para armazená-las e, a partir daí, compartilhar o registrador real de acordo com alguma técnica de swap entre a memória.

16 Vantagens Os chips RISC podem ser fisicamente menores, mais simples e muito mais baratos, o que também permite que o fabricante armazene mais dispositivos em um único chip. E pelo fato de usarem menos circuitos internos, geralmente produzem menos calor, e podem trabalhar com frequência mais alta, um exemplo são os processadores Alpha, que em 97 já operavam a 600 MHz..

17 Vantagens Devido a tecnologia pipeline os processadores RISC alcançam duas a quatro vezes a performance dos processadores comuns, usando tecnologia de semicondutor equivalente, e os mesmos valores de clock. Processadores RISC requerem menos transitores, o que fazem eles mais fácil de projetar e baratos de produzir.

18 Vantagens Pelo fato de um processador RISC trabalhar com instruções simples, o processador utiliza de menos espaço no chip, funções extras como circuito de gerenciamento de memória e unidade aritmética armazenada num mesmo chip. Chips menores permitem que o fabricante armazene mais dispositivos em uma única pastilha, o que pode baixar consideravelmente o custo.

19 www.tudoparaseumicro.com.br/index.php/noticias www.members.tripod.com/risc_sm/caracteristicas www.pr.gov.br/batebyte/edicoes/1994/bb35/aspectos Fontes