Rganização de Computadores Organização do Neander Capítulo 10 – Raul Weber Organização de Computadores Organização do Neander Capítulo 10 – Raul Weber.

Apresentação em tema: "Rganização de Computadores Organização do Neander Capítulo 10 – Raul Weber Organização de Computadores Organização do Neander Capítulo 10 – Raul Weber."— Transcrição da apresentação:

1 rganização de Computadores Organização do Neander Capítulo 10 – Raul Weber Organização de Computadores Organização do Neander Capítulo 10 – Raul Weber Prof. Fábio M. Costa Instituto de Informática Universidade Federal de Goiás

2 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 2 Roteiro Elementos da organização Fluxo de dados Sinais de controle O sistema de memória

3 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 3 Elementos necessários à Organização do Neander Correspondem arquitetura descrita no Cap. 4: – Largura de dados de 8 bits – Dados representados em complemento de 2 – 1 acumulador de 8 bits (AC) – 1 apontador de programa de 8 bits (PC) – 1 registrador de estado de 2 bits (N e Z) Assim (elementos visíveis ao programador): – 01 registrador de 8 bits para AC – 01 registrador de 8 bits para PC – 02 flip-flops para N e Z – Uma memória de 256 posições de 8 bits cada

4 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 4 Fluxo de Dados Quais são as interconexões necessárias entre os elementos da organização Qual a ordem em que essas interconexões são utilizadas Obtido a partir da análise da fase de execução das instruções A fase de busca é sempre a mesma: RI ← MEM(PC) PC ← PC + 1 Novo elemento: RI – Registrador de Instruções

5 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 5 Fluxo de Dados Dado pela fase de execução das instruções:

6 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 6 Transferências de dados (1) Instrução NOP: Busca:RI ← MEM(PC) PC ← PC + 1 Execução:Nenhuma operação necessária Instrução STA: Busca:RI ← MEM(PC) PC ← PC + 1 Execução:end ← MEM(PC) PC ← PC + 1 MEM(end) ← AC

7 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 7 Transferências de dados (2) Instrução LDA: Busca:RI ← MEM(PC) PC ← PC + 1 Execução:end ← MEM(PC) PC ← PC + 1 AC ← MEM(end); atualiza N e Z Instrução ADD: Busca:RI ← MEM(PC) PC ← PC + 1 Execução:end ← MEM(PC) PC ← PC + 1 AC ← AC + MEM(end); atualiza N e Z

8 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 8 Transferências de dados (3) Instrução OR: Busca:RI ← MEM(PC) PC ← PC + 1 Execução:end ← MEM(PC) PC ← PC + 1 AC ← AC or MEM(end); atualiza N e Z Instrução AND: Busca:RI ← MEM(PC) PC ← PC + 1 Execução:end ← MEM(PC) PC ← PC + 1 AC ← AC and MEM(end); atualiza N e Z

9 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 9 Transferências de dados (4) Instrução NOT: Busca:RI ← MEM(PC) PC ← PC + 1 Execução:AC ← NOT(AC); atualiza N e Z Instrução JMP: Busca:RI ← MEM(PC) PC ← PC + 1 Execução:end ← MEM(PC) PC ← end

10 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 10 Transferências de dados (5) Instrução JN, caso em que N=1: Busca:RI ← MEM(PC) PC ← PC + 1 Execução:end ← MEM(PC) PC ← end Instrução JN, caso em que N=0: Busca:RI ← MEM(PC) PC ← PC + 1 Execução:end ← MEM(PC) ; transf. desnecessária PC ← PC + 1

11 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 11 Transferências de dados (6) Instrução JZ, caso em que Z=1: Busca:RI ← MEM(PC) PC ← PC + 1 Execução:end ← MEM(PC) PC ← end Instrução JZ, caso em que Z=0: Busca:RI ← MEM(PC) PC ← PC + 1 Execução:end ← MEM(PC) ; transf. desnecessária PC ← PC + 1

12 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 12 Transferências de dados (7) Instrução HLT: Busca:RI ← MEM(PC) PC ← PC + 1 Execução:parar o processamento

13 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 13 Transferências envolvendo a memória - Implementação Leitura: X ← MEM(y) REM ← y Read x ← RDM Escrita na memória: MEM(y) ← x REM ← y RDM ← x Write Dois novos elementos: – REM: Registrador de Endereço de Memória – RDM: Registrador de Dados da Memória

14 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 14 Detalhamento das Transferências NOP Busca:REM ← PC Read; PC ← PC + 1 RI ← RDM Execução:Nenhuma operação

15 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 15 Detalhamento das Transferências STA Busca:REM ← PC Read; PC ← PC + 1 RI ← RDM Execução:REM ← PC Read; PC ← PC + 1 REM ← RDM RDM ← AC Write

16 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 16 Detalhamento das Transferências LDA Busca:REM ← PC Read; PC ← PC + 1 RI ← RDM Execução:REM ← PC Read; PC ← PC + 1 REM ← RDM Read AC ← RDM; Atualiza N e Z

17 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 17 Detalhamento das Transferências ADD Busca:REM ← PC Read; PC ← PC + 1 RI ← RDM Execução:REM ← PC Read; PC ← PC + 1 REM ← RDM Read AC ← AC + RDM; Atualiza N e Z

18 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 18 Detalhamento das Transferências OR Busca:REM ← PC Read; PC ← PC + 1 RI ← RDM Execução:REM ← PC Read; PC ← PC + 1 REM ← RDM Read AC ← AC or RDM; Atualiza N e Z

19 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 19 Detalhamento das Transferências AND Busca:REM ← PC Read; PC ← PC + 1 RI ← RDM Execução:REM ← PC Read; PC ← PC + 1 REM ← RDM Read AC ← AC and RDM; Atualiza N e Z

20 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 20 Detalhamento das Transferências NOT Busca:REM ← PC Read; PC ← PC + 1 RI ← RDM Execução:AC ← not(AC); Atualiza N e Z

21 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 21 Detalhamento das Transferências JMP Busca:REM ← PC Read; PC ← PC + 1 RI ← RDM Execução:REM ← PC Read PC ← RDM

22 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 22 Detalhamento das Transferências JN (se N=1) Busca:REM ← PC Read; PC ← PC + 1 RI ← RDM Execução:REM ← PC Read PC ← RDM

23 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 23 Detalhamento das Transferências JN (se N=0) Busca:REM ← PC Read; PC ← PC + 1 RI ← RDM Execução:PC ← PC + 1

24 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 24 Detalhamento das Transferências JZ (se Z=1) Busca:REM ← PC Read; PC ← PC + 1 RI ← RDM Execução:REM ← PC Read PC ← RDM

25 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 25 Detalhamento das Transferências JZ (se Z=0) Busca:REM ← PC Read; PC ← PC + 1 RI ← RDM Execução:PC ← PC + 1

26 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 26 Detalhamento das Transferências HLT Busca:REM ← PC Read; PC ← PC + 1 RI ← RDM Execução:Parar o processamento

27 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 27

28 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 28 Aspectos Importantes Incremento do PC – Através da UAL – Através de um somador próprio e um incrementador Um sinal de carga para cada registrador – Indica quando o valor presente na entrada pode ser armazenado no registrador UAL com cinco operações – ADD, OR, AND, NOT, transferência (LDA) Uso de um multiplexador para selecionar a entrada para o REM

29 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 29 Sinais de Controle

30 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 30 Seqüência de Sinais de Controle (1) 8 tempos distintos (cf. ciclos de relógio) – Nem toda instrução precisa dos oito tempos 3 primeiros tempos: Busca t3 a t7: execução Último sinal de controle: voltar ao “tempo” t0

31 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 31 Seqüência de sinais de controle (1)

32 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 32 Seqüência de sinais de controle (2)

33 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 33 Equações Booleanas para os Sinais de Controle (1) Carga REM = t0 + t3.(STA+LDA+ADD+OR+AND+JMP+JN.N+JZ.Z) + t5.(STA+LDA+ADD+OR+AND) Incrementa PC = t1 + t4.(STA+LDA+ADD+OR+AND) + t3.(JN.N´ + JZ.Z´) Carga RI = t2 Sel = t5.(STA+LDA+ADD+OR+AND) Carga RDM = t6.STA Read = – t1 + t4.(STA+LDA+ADD+OR+AND+JMP+JN.N+JZ.Z) + t6.(LDA+ADD+OR+AND)

34 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 34 Equações Booleanas para os Sinais de Controle (2) Write = t7.STA UAL(Y) = t7.LDA UAL(ADD) = t7.ADD UAL(OR) = t7.OR UAL(AND) = t7.AND UAL(NOT) = t7.NOT Carga AC = t7.(LDA+ADD+OR+AND) + t3.NOT Carga NZ = t7.(LDA+ADD+OR+AND) + t3.NOT Carga PC = t5.(JMP+JN.N+JZ.Z)

35 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 35 Equações Booleanas para os Sinais de Controle (3) Goto t0 = – t7.(STA+LDA+ADD+OR+AND) + t3.(NOP+NOT+JN.N´+JZ.Z´) + t5.(JMP+JN.N+JZ.Z)

36 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 36 Implementação da Unidade de Controle Um registrador contador, responsável por gerar os sinais de tempo (t0 a t7) a partir de um relógio básico – Seqüenciador Uma circuito lógico combinacional Entrada: – Sinais de tempo (t0 a t7) – Sinais do decodificador de instruções (NOP, LDA, STA, etc) – Sinais dos flip-flops de estado (N e Z) Saída: – Sinais de controle para carga de registradores, escrita/leitura da memória, seleção do multiplexador, operação da UAL, incremento do PC e goto t0 Implementando as equações mostradas anteriormente

37 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 37 Implementação do Seqüenciador: Contador de 3 bits + Relógio

38 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 38 Implementação do Seqüenciador: Registrador de Deslocamento

39 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 39 Organização de Memória Memória de RAM dinâmica (DRAM) – Tecnologia tipicamente usada para memória principal – Outras tecnologias: SRAM: mais rápida, não requer refresh, mais cara (caches) ROM, PROM, EPROM: apenas leitura EEPROM (flash): não volátil, acesso mais lento, aplic. restrita DRAM: – Boa combinação custoXdesempenhoXcapacidade – Mas ainda mais lenta que o processador – Ainda requer ciclos adicionais para refresh – Vários ciclos de processador para completar um acesso à memória

40 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 40 Ciclos de memória e ciclos do processador

41 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 41 Alternativas para organização da memória Um decodificador de endereços único – n → 2 n – Decodificador com 2 n linhas de saída! – Não exatamente escalável Organização matricial – Dois decodificadores, um para linhas e outro para colunas – n/2 linhas de entrada – 2 n/2 linhas de saída Organização em planos e bancos de memória

42 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 42 Uso de um único decodificador

43 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 43 Memória com seleção matricial

44 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 44 Organização de um Plano de Memória

45 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 45 Decodificação do endereço contido no REM

46 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 46 Distribuição dos bits de uma palavra nos planos de memória

47 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 47 Células de memória do Neander

48 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 48 Plano de memória construído com as células

49 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 49 CI de memória para o Neander

50 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 50 Memória do Neander completa 8 Cis de 256 x 1 bit

51 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 51 Memória do Neander organizada em 4 bancos de 64 bytes (CIs 64x1)

52 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 52 Implementação do PC Utilizando flip-flops JK – Em seqüência, um para cada bit do PC – Deve permitir Incremento: no caso de instruções normais Carga: no caso de instruções de desvio Complementação dos bits: – Bit 0: quando INC PC = 1 – Demais bits: quando INC PC = 1 e todos os demais bits (saídas Q dos flip-flops) forem iguais a 1 Carga dos bits: quando CARGA PC = 1 – J recebe o valor do bit a ser armazenado (bit i) – K recebe o complemento desse bit

53 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 53 Equações do circuito do PC Bit 0: – J 0 = INCPC + CARGAPC. D i – K 0 = INCPC + CARGAPC. D i ´ Bit 1: – J 1 = INCPC. Q 0 + CARGAPC. D i – K 1 = INCPC. Q 0 + CARGAPC. D i ´ Bit 2: – J 2 = INCPC. Q 0. Q 1 + CARGAPC. D i – K 2 = INCPC. Q 0. Q 1 + CARGAPC. D i ´ E assim por diante...

54 Prof. Fábio M. Costa - Instituto de Informática - UFG Microcomputadores e Microprocessadores 54 Implementação do PC do Neander