A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

PIC 8259 PIC 8259.

Apresentações semelhantes


Apresentação em tema: "PIC 8259 PIC 8259."— Transcrição da apresentação:

1 PIC 8259 PIC 8259

2 Sistema de Interrupção
PIC 8259____ CPU RAM ROM I/O(1) I/O(N) CPU-DRIVEN MULTIPLEXOR I/O(2) Método “Polled” CPU RAM ROM PIC I/O(N) I/O(1) I/O(2) Método de Interrupção Sistema de Interrupção

3 Generalidades Compatível com o 8086, 8088, MCS-80/85;
PIC 8259____ Compatível com o 8086, 8088, MCS-80/85; Controlador de 08 níveis de prioridade, expansível para 64 níveis; Modos de Interrupção Programáveis; Capacidade de Mascaramento Individual da Interrupção; Suprido por +5V DC; Não Necessita de Clock; Disponível em DIP de 28-Pin e Package PLCC de 28—Lead; Completamente compatível com 8259A/8259A-2 e equivalentes. Generalidades

4 Configuração da Pinagem
PIC 8259____ Configuração da Pinagem Encapsulamento

5 Três Registradores Internos
Sinais de entrada 8259A IRR Sinais de saída IMR ISR IRR = Interrupt Request Register IMR = Interrupt Mask Register ISR = In-Service Register

6 INTERRUPT MASK REG (IMR)
PIC 8259____ DATA BUS BUFFER READ/ WRITE LOGIC CASCADE BUFFER/ COMPARATOR D7 - D0 RD WR A0 CS CAS 0 CAS 1 CAS 2 SP/EN IN SERVICE REG (ISR) PRIORITY RESOLVER DATA BUS BUFFER READ/ WRITE LOGIC CASCADE BUFFER/ COMPARATOR INTERRUPT MASK REG (IMR) INTERRUPT REQUEST (IRR) CONTROL LOGIC INTA INT IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 Diagrama de Blocos

7 INTERRUPT MASK REG (IMR)
PIC 8259____ IN SERVICE REG (ISR) PRIORITY RESOLVER) INTERRUPT REQUEST REG (IRR) D7 - D0 RD WR A0 CS CAS 0 CAS 1 CAS 2 SP/EN IN SERVICE REG (ISR) PRIORITY RESOLVER DATA BUS BUFFER READ/ WRITE LOGIC CASCADE BUFFER/ COMPARATOR INTERRUPT MASK REG (IMR) INTERRUPT REQUEST (IRR) CONTROL LOGIC INTA INT IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 Diagrama de Blocos

8 INTERRUPT MASK REG (IMR)
PIC 8259____ D7 - D0 RD WR A0 CS CAS 0 CAS 1 CAS 2 SP/EN IN SERVICE REG (ISR) PRIORITY RESOLVER DATA BUS BUFFER READ/ WRITE LOGIC CASCADE BUFFER/ COMPARATOR INTERRUPT MASK REG (IMR) INTERRUPT REQUEST (IRR) CONTROL LOGIC INTA INT IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 Diagrama de Blocos

9 PIC 8259____ Descrição dos Pinos

10 Modo “Standard” de Conexão
PIC 8259____ Modo “Standard” de Conexão

11 O Projeto dos PCs CPU 8259A PIC 8259A (master) PIC (slave) INTR
Programável através de I/O-ports 0x20-0x21 Programável através de I/O-ports 0xA0-0xA1

12 Célula de Prioridade / Diagrama Lógico
PIC 8259____ Célula de Prioridade / Diagrama Lógico

13 Solicitação de Tmporização do Disparo de IR
PIC 8259____ Solicitação de Tmporização do Disparo de IR

14 PIC 8259____ Modo CASCADE no 8259

15 Tabela de Byte de Vetorização de Interrupção
PIC 8259____ Para a Família 8086 Tabela de Byte de Vetorização de Interrupção

16 Como programar o 8259A O 8259A tem dois modos:
Modo de inicialização Modo de operação Programando no Modo de Operação: Escrever um comando (9-bits) no PIC. Pode-se ler um byte de retorno do PIC Programando no Modo de Inicialização : Escrever uma seqüência de inicialização completa.

17 Initialization Command Words(ICWs) Operation Command Words(OCWs)
PIC 8259____ Initialization Command Words(ICWs) Operation Command Words(OCWs) Modo completo aninhado(“nested”) Modo de prioridade rotativa; Modo de máscara especial; Modo pooled. Programando o PIC 8259

18 Seqüência de Inicializacao
PIC 8259____ Seqüência de Inicializacao

19 Formado da Palavra de Comando de Inicialização
PIC 8259____ Formado da Palavra de Comando de Inicialização

20 Formado da Palavra de Comando de Inicialização
PIC 8259____ Formado da Palavra de Comando de Inicialização Continuação

21 ICW1 and ICW2 1 1 ICW1 ICW2 A7 A6 A5 LTIM ADI SNGL IC4 A15 / T7 A14
A7 A6 A5 1 LTIM ADI SNGL IC4 ICW1 1 A15 / T7 A14 / T6 A13 / T5 A12 / T4 A11 / T3 A10 A9 A8 ICW2 LTIM (1 = Level-Triggered Interrupt Mode, 0 = Edge-Triggered Interupt Mode) ADI is length of Address-Interval for call-instruction (1 = 4-bytes, 0 = 8-bytes) SNGL (1 = single controller system, 0 = multiple controllers in cascade mode) IC4 means Initialization Command-Word 4 is needed (1 = yes, 0 = no)

22 ICW3 1 1 (master) (slave) S7 S6 S5 S4 S3 S2 S1 S0
S Interrupt-Request Input is from a slave controller (1=yes, 0=no) 1 ID2 ID1 ID0 (slave) ID number of slave controller’s input-pin to master controller (0-7)

23 ICW4 1 SFNM BUF M / S AEOI µPM Special Fully-Nested Mode
SFNM BUF M / S AEOI µPM Special Fully-Nested Mode (1 = yes, 0 = no) microprocessor mode 1=8086/8088 0=8080 NON-BUFFERED mode (00 or 01) BUFFERED-MODE (10 = slave, 11 = master) Automatic EOI mode 1 = yes, 0 = no

24 Inicializando um PIC Master
Escrever a seqüência de comandos. (Cada comando tem 9 bits.) A0 D7 D6 D5 D4 D3 D2 D1 D0 1 1 ICW1=0x11 1 ICW2=baseID 1 1 ICW3=0x04 1 1 ICW4=0x01

25 Inicializando um PIC Slave
Escrever uma seqüência de quatro comandos (Cada comando tem 9 bits) A0 D7 D6 D5 D4 D3 D2 D1 D0 1 1 ICW1=0x11 1 ICW2=baseID 1 1 ICW3=0x02 1 1 ICW4=0x01

26 Palavras de Controle de Operação(OCWs)
PIC 8259____ Palavras de Controle de Operação(OCWs)

27 Formado da Palavra de Comando de Operação)
PIC 8259____ Formado da Palavra de Comando de Operação)

28 Formado da Palavra de Comando de Operação)
PIC 8259____ Formado da Palavra de Comando de Operação) Continuação

29 PIC 8259____ Rotação Automática

30 Como ter acesso ao IMR Quando no modo de operação, pode-se ler ou escrever no IMR em qualquer momento (fazendo-se in/out with A0-line=1) Read the master IMR: in al, #0x21 Write the master IMR: out #0x21, al Read the slave IMR: in al, #0xA1 Write the slave IMR: out #0xA1, al

31 Como ler o master IRR Envie o byte de comando “read register” com RR=1 and RIS=0; Leia o byte de retorno: mov al, #0x0B out #0x20, al in al, #0x20

32 Como ler o master ISR Envie o byte de comando “read register”, com RR=1 and RIS=1; leia o byte de retorno: mov al, #0x0A out #0x20, al in al, #0x20

33 End-of-Interrupt Em modo de operação (a não ser que o modo AEOI tenha sido programado), ao final do serviço de interrupção deve-se enviar um EOI-command para o PIC Isto limpa o bit apropriado do ISR e permite outras unmasked interrupts de igual ou menor prioridade serem atendidas. Non-specific EOI-command limpa o bit de mais alta prioridade do In-Service Register.

34 Alguns exemplos de EOI Envie um non-specific EOI para o master PIC:
mov al, #0x20 out #0x20, al Envie um non-specific EOI para ambos os PICs: mov al, #0x20 out #0xA0, al out #0x20, al

35 PIC 8259____ Características

36 PIC 8259____ Características

37 PIC 8259____ Formas de Onda

38 PIC 8259____ Formas de Onda

39 PIC 8259____ Formas de Onda


Carregar ppt "PIC 8259 PIC 8259."

Apresentações semelhantes


Anúncios Google