ADDER Mult SR ADDER SR ADDER SRSR Weights Input Bias w44x4 w34x4 w24x4 w14x4... w41x1 w31x1 w21x1 w11x1 w41x1+w42x2 w31x1+w32x2 w21x1+w22x2 w11x1+w12x2.

Apresentação em tema: "ADDER Mult SR ADDER SR ADDER SRSR Weights Input Bias w44x4 w34x4 w24x4 w14x4... w41x1 w31x1 w21x1 w11x1 w41x1+w42x2 w31x1+w32x2 w21x1+w22x2 w11x1+w12x2."— Transcrição da apresentação:

1

2 ADDER Mult SR ADDER SR ADDER SRSR Weights Input Bias w44x4 w34x4 w24x4 w14x4... w41x1 w31x1 w21x1 w11x1 w41x1+w42x2 w31x1+w32x2 w21x1+w22x2 w11x1+w12x2 w41x1+w42x2+w43x3+w44x4 w31x1+w32x2+w33x3+w34x4 w21x1+w22x2+w23x3+w24x4 w11x1+w12x2+w13x3+w14x4 -w40 -w30 -w20 -w10 ADDER Mult SR ADDER SR ADDER SRSR pesos entrada Bias w44x4 w34x4 w24x4 w14x4... w41x1 w31x1 w21x1 w11x1 w41x1+w42x2 w31x1+w32x2 w21x1+w22x2 w11x1+w12x2 w41x1+w42x2+w43x3+w44x4 w31x1+w32x2+w33x3+w34x4 w21x1+w22x2+w23x3+w24x4 w11x1+w12x2+w13x3+w14x4 -w40 -w30 -w20 -w10

3 ADDER Mult SR ADDER SR ADDER pesos + bias entrada w41x1+w42x2 w31x1+w32x2 w21x1+w22x2 w11x1+w12x2 w41x1+w42x2+w43x3+w44x4 w31x1+w32x2+w33x3+w34x4 w21x1+w22x2+w23x3+w24x4 w11x1+w12x2+w13x3+w14x4 w40*-1 w30*-1 w20*-1 w10*-1 w45x5 w35x5 w25x5 w15x5... w41x1 w31x1 w21x1 w11x1 SR carry w45x5-W40 w35x5-w30 w25x5-w20 w15x5-w10

4 ADDER1 Mult SR ADDER2 SR pesos entrada 21+b 11-c 1 SR ADDER3 SR 5+c 1 MUX c1c1 ADDER4 SR 3-c 2 ADDER5 SR 1+c 2 c2c2

5 Projetista de IA Representação interna da RNA Domínio da Ferramenta CAD de RNA Script de extração das características Formato intermediário Gerador Automático de RNA em HDL Biblioteca de componentes de HW genéricos Parâmetros da RNA Código RTL SystemVerilog Engenheiro de HW Simulação Prototipação em FPGA

6 Camada intermediária 1 Camada Intermediária 2 Camada De saída Entrada Saída ADDER Estado de Ativação (x) Arredonda Acesso ROM Exp. add Saída da camada Comp. Lim Sup. Comp. Lim. Inf. Interface Camadas clock valid_in reset data_out valid_out Shit Register clock data_in data_out Mux bias clock valid reset data_out data_in_somador data_in_bias Weight SR clock valid reset data_out Lookup Table clock x y Entrada Saída Camada intermediária 1 Estado de ativação Função de ativação Interface Camadas Camada intermediária 2 Estado de ativação Função de ativação Interface Camadas Camada de saída Estado de ativação Função de ativação data_in

7 w44x4 w34x4 w24x4 w14x4 w43x3 w33x3 w23x3 w13x3 w42x2 w32x2 w22x2 w12x2 w41x1 w31x1 w21x1 w11x1 w31x1+w32x2 w21x1+w22x2 w11x1+w12x2 w41x1 w31x1 w21x1 w11x1 w44x4 w34x4 w24x4 w14x4 w43x3 w33x3 w23x3 w13x3 w42x2 w32x2 w22x2 w12x2 ADDER1 w12x2 w41x1 w31x1 w21x1 w44x4 w34x4 w24x4 w14x4 w43x3 w33x3 w23x3 w13x3 w42x2 w32x2 w22x2 ADDER1 w12x2 w11x1 w42x2 w32x2 w22x2 w12x2 w44x4 w34x4 w24x4 w14x4 w43x3 w33x3 w23x3 w13x3 ADDER1 w42x2 w41x1 w43x3 w33x3 w23x3 w13x3 w44x4 w34x4 w24x4 w14x4 ADDER1 bolha w41x1+w42x2 w31x1+w32x2 w21x1+w22x2 w11x1+w12x2 Shift-Register Multiplicador Entrada 1 Entrada 2 Entrada 3 Entrada 4 Σ para neurônio 1 (a)(b)(c)(d)