Circuito Auxiliar de Autoteste de Conversores Analógico/Digitais Alberto Rui Frutuoso Barroso Trabalho realizado no Laboratório de Microelectrónica - Projecto.

Apresentação em tema: "Circuito Auxiliar de Autoteste de Conversores Analógico/Digitais Alberto Rui Frutuoso Barroso Trabalho realizado no Laboratório de Microelectrónica - Projecto."— Transcrição da apresentação:

1 Circuito Auxiliar de Autoteste de Conversores Analógico/Digitais Alberto Rui Frutuoso Barroso Trabalho realizado no Laboratório de Microelectrónica - Projecto e Teste da FEUP Objectivos do trabalho - Estudo dos métodos clássicos de teste de conversores A/D, e de métodos de implementação de operações de computação numérica. - Desenvolvimento de um método de cálculo de parâmetros de caracterização de CAD por sub-divisão do processamento em operações de hardware e software. - Implementação de um protótipo usando componentes discretos e circuitos lógicos programáveis. - Escrita do relatório. PD66 – Circuito auxiliar de autoteste de conversores analógico/digitais Apresentação pública de trabalhos da LEEC do ramo TEC, FEUP 23 Julho 2001 Plano de trabalho Detalhes Técnicos Histograma do estímulo sinusoidal Espectro do estímulo (FFT c/ janela) Lay-out da FPGA para medida de SINAD Histograma do ADC PD66 Arquitectura típica de circuito de interface analógica encontrado em sistemas integrados. A lógica reconfi- gurável presente no sistema pode ser reutilizada para implementar funções de teste. Medida da relação sinal/(ruído + distorção) – SINAD Barramento ISA FPGA RAM ADC DAC Barramento de controlo Barramento de teste analógico Mecanismo de comutação 12 bits Desenvolver mecanismos que facilitem o autoteste em-circuito de conversores A/D embebidos, promovendo: - a geração local de estímulos de teste - o acesso electrónico - o pré-processamento dos dados adquiridos. Operações internas ( Hardware) Operações externas ( Software ) Sinal sinusoidal (Externo ou interno) Conversor A/D Gerador de Histograma Controlador Histograma Padrão Cálculo de offset, ganho, DNL & INL DNL(i) = H (i) / Hspec (i) INL(i) = Σ DNL (j) Medida da não-linearidade com estímulo sinusoidal – INL, DNLMedida da não-linearidade com estímulo triangular – INL, DNL Operações internas ( Hardware) Operações externas ( Software ) Sinal triangular DAC Conversor A/D Cálculo de DNL DNL p (i) = H(i)/constante Controlador Cálculo de desvio na origem, ganho, DNL & INL DNL(i) = DNLp (i) – 1\ INL(i) = Σ DNL (j) Operações internas ( Hardware) Operações externas ( Software ) Sinal sinusoidal DAC Conversor A/D Cálculo do erro Erro = LUT data - ADC data Controlador + Look-up table Cálculo de SINAD Método Sine-wave Fitting SINAD = 20 log [ (RMS sinal) / ( RMS erro) ] Valor medido SINAD = 40 dB ± 2dB, = ±5% Estudo de métodos de teste e caracterização de conversores A/D Adaptação de um protótipo implementado com lógica reconfigurável Estudo de implementações de operações matemáticas Caracterização do conversor no ambiente de prototipagem. Foram implementadas diferentes soluções de autoteste dos parâmetros INL, DNL, e SINAD de um ADC de 12 bits Trabalho realizado Nas diferentes soluções procurou-se minimizar a área requerida: - 900 portas lógicas (gerador triangular e obtenção de histograma) - 3000 portas lógicas (gerador sinusoidal e obtenção de SINAD e histograma) números da mesma ordem de grandeza de soluções existentes no mercado. Orientação: José Machado da Silva