Coerência de Cache MO801/MC972. Visão Geral Caches são essenciais Como garantir que os dados presentes na cache estão coerentes? O que é coerência? Mesmos.

Apresentação em tema: "Coerência de Cache MO801/MC972. Visão Geral Caches são essenciais Como garantir que os dados presentes na cache estão coerentes? O que é coerência? Mesmos."— Transcrição da apresentação:

1 Coerência de Cache MO801/MC972

2 Visão Geral Caches são essenciais Como garantir que os dados presentes na cache estão coerentes? O que é coerência? Mesmos mecanismos disponíveis em sistemas multiprocessados –Não é um problema novo

3 Modelo Genérico Processador 1 Cache Memória Processador 2 Cache Processador 3 Cache Processador 4 Cache

4 MSI Modified –O dado foi modificado na cache e está inconsistente com a memória. O bloco da cache é responsável por atualizar a memória Shared –O bloco não foi modificado e existe em pelo menos uma cache. A cache pode removê-lo sem ter que escrever na memória Invalid –O bloco está inválido e deve ser buscado na memória ou em outra cache para ser acessado

5 Exemplo – MSI Processador 1 Cache Memória Processador 2 Cache Processador 3 Cache Processador 4 Cache P1 lê M[1000] P1 escreve M[1000] P2 lê M[1000] P1 escreve M[1000] P3 lê M[1000] P4 escreve M[1000] P2 lê M[1000] M[1000]

6 Exemplo – MSI Processador 1 Cache Memória Processador 2 Cache Processador 3 Cache Processador 4 Cache P1 lê M[1000] P1 escreve M[1000] P2 lê M[1000] P1 escreve M[1000] P3 lê M[1000] P4 escreve M[1000] P2 lê M[1000] M[1000] - Modified

7 Exemplo – MSI Processador 1 Cache Memória Processador 2 Cache Processador 3 Cache Processador 4 Cache P1 lê M[1000] P1 escreve M[1000] P2 lê M[1000] P1 escreve M[1000] P3 lê M[1000] P4 escreve M[1000] P2 lê M[1000] M[1000] – Shared

8 Exemplo – MSI Processador 1 Cache Memória Processador 2 Cache Processador 3 Cache Processador 4 Cache P1 lê M[1000] P1 escreve M[1000] P2 lê M[1000] P1 escreve M[1000] P3 lê M[1000] P4 escreve M[1000] P2 lê M[1000] M[1000]M[1000] - ModifiedM[1000] – Invalid

9 Exemplo – MSI Processador 1 Cache Memória Processador 2 Cache Processador 3 Cache Processador 4 Cache P1 lê M[1000] P1 escreve M[1000] P2 lê M[1000] P1 escreve M[1000] P3 lê M[1000] P4 escreve M[1000] P2 lê M[1000] M[1000]M[1000] – Shared

10 Exemplo – MSI Processador 1 Cache Memória Processador 2 Cache Processador 3 Cache Processador 4 Cache P1 lê M[1000] P1 escreve M[1000] P2 lê M[1000] P1 escreve M[1000] P3 lê M[1000] P4 escreve M[1000] P2 lê M[1000] M[1000] - InvalidM[1000] - ModifiedM[1000] - Invalid

11 Exemplo – MSI Processador 1 Cache Memória Processador 2 Cache Processador 3 Cache Processador 4 Cache P1 lê M[1000] P1 escreve M[1000] P2 lê M[1000] P1 escreve M[1000] P3 lê M[1000] P4 escreve M[1000] P2 lê M[1000] M[1000] - Shared

12 Exemplo – MSI Processador 1 Cache Memória Processador 2 Cache Processador 3 Cache Processador 4 Cache P1 lê M[1000] P1 escreve M[1000] P2 lê M[1000] P1 escreve M[1000] P3 lê M[1000] P4 escreve M[1000] P2 lê M[1000] M[1000]

13 Outros Modelos MESI MOSI MOESI

14 Escalabilidade Quandos processadores? E para muitos processadores? –Mecanismo de dicionário