Testing of Digital Logic Cores

Apresentação em tema: "Testing of Digital Logic Cores"— Transcrição da apresentação:

1 Testing of Digital Logic Cores
Rosana Disconzi

2 Teste de Cores -Cores cada vez mais complexos para serem testados por métodos tradicionais; -SOCs: funcional, full-scan, BIST, Iddq;

3 Cores Individuais Funcional; Direto(I/O); BIST; Boundary-scan
Soluções proprietárias.

4 Dificuldades no Teste de SoCs
Verificação de Timing; Falta de scan ou BIST; Pinos embarcados; Confiabilidade; Controlabilidade; Observabilidade; Integração; Reuso do teste.

5 Dificuldades no Teste de Cores
Acesso – observablilidade e controlabilidade; Controle – como ativar e desativar as funções de teste do próprio core(BIST); Isolamento – se o core vai sofrer interferências.

6 SoCs: acesso e isolamento
Entregar o dados para o teste sem interferências de outros cores ou UDLs(User-Defined Logic); No momento em que o core entrega o resultado do teste ele não pode influenciar sua vizinhança; Permitir o teste de vários cores ao mesmo tempo;

7 SoCs: acesso e isolamento
Permitir a verificação dos fios que interconectam os cores; Deve ser baseado em um a metodologia simples que garanta que o core possa ser testado sem implicar restrições a sua vizinhança.

8 Isolamento Evitar reações adversas nas vizinhanças.
Pode ser aplicada as entradas, as saídas ou ambas; Feito com registradores ou buffers;

9 Isolamento

10 IEEE P1500 Grupo de trabalho para desenvolver uma arquitetura padrão para resolver problemas de acesso, controle e observabilidade no teste de cores embarcados; Para teste de core é necessário: wrapper, source/sink, mecanismo de acesso entre wrapper e a source/sink.

11 IEEE P1500 Wrapper padrão; Interface entre o wrapper e o mecanismo de acesso a teste do core; Objetivos: facilitar o teste e fazer o chaveamento entre os modos teste/diagnóstico e funcionamento normal; TAP(Test Access Port).

12 IEEE P1500 Wrapper deve ter interface com:
Sinais de controle para os modos do wrapper; Sinais excepcionais(bypass);clock, sinais assíncronos, etc; Demais sinais que são roteados dentro do wrapper;

13 Boundary-scan É um método integrado para testar interconexões em um circuito/placa com vários elementos;

14 Boundary Scan

15 Linguagem para teste de Cores
O grupo P1500 estabeleceu uma linguagem: Core Test Language(CTL); STIL (Standard Test Interface Language);

16 Teste de Core e Propriedade Intelectual
Uso da Engenharia reversa; VSI Alliance: assinatura digital, marca d’água, etc;

17 Metodologia de Teste para Reuso
Testabilidade baseada em full-scan ou Boundary-scan; Projeto síncrono; Fluxo para depuração; Benchmarks para teste; Teste pode ser feito em cores em nível RTL e Comportamental;