© 2007 by Pearson Education Organização de Sistemas de Computação Capítulo 2.

Apresentação em tema: "© 2007 by Pearson Education Organização de Sistemas de Computação Capítulo 2."— Transcrição da apresentação:

1 © 2007 by Pearson Education Organização de Sistemas de Computação Capítulo 2

2 © 2007 by Pearson Education Ampliando o Conceito de Computador Digital Um Computador Digital consiste em um sistema formado por processadores, memórias e dispositivos de entrada/saída interconectados entre si

3 © 2007 by Pearson Education Unidade Central de Processamento

4 © 2007 by Pearson Education Unidade Central de Processamento (CPU) A CPU é o cérebro do computador. Sua função é executar programas armazenados na memória principal buscando as instruções desses programas, examinando-as e então executando-as uma após a outra Os componentes, i.e., CPU, Memória Principal e Dispositivos de E/S, são conectados por um barramento que é um conjunto de fios paralelos que transmitem endereços, dados e sinais de controle Barramentos podem ser externos à CPU ou internos à CPU

5 © 2007 by Pearson Education Unidade Central de Processamento (CPU) A CPU é composta por partes distintas A Unidade de Controle é responsável por buscar instruções na memória principal e determinar seu tipo A Unidade Lógica e Aritmética (ALU) efetua operações como adição e AND (E) booleano para executar as instruções Possui uma pequena memória de alta velocidade usada para armazenar resultados temporários Essa memória é composta por registradores, cada um com certo tamanho e função Registradores podem ser lidos e escritos em altas velocidades pois são internos à CPU

6 © 2007 by Pearson Education Unidade Central de Processamento (CPU) Dois tipos principais de Registradores Registrador Contador de Programa (PC) indica a próxima instrução a ser buscada para execução Registrador de Instrução (IR) contém a instrução que está sendo executada no momento em questão Há diversos outros tipos de registradores

7 © 2007 by Pearson Education Organização da CPU A ALU efetua adição, subtração e outras operações simples sobre as entradas e produz um resultado no registrador de saída O registrador de saída pode ser em seguida armazenado em um registrador

8 © 2007 by Pearson Education Unidade Central de Processamento (CPU) Grande parte das instruções pode ser dividida em uma de duas categorias: Registrador-Memória Instruções que permitem a busca de palavras de memória a partir dos registradores para serem usadas como entradas da ALU em instruções subsequentes Palavras de memória são unidades de dados movidas entre memória e registradores, como por exemplo, um número inteiro Outras instruções permitem que os registradores voltem à memória para armazenagem Registrador-Registrador Busca dois operandos nos registradores, os traz até os registradores de entrada da ALU e efetua alguma operação sobre eles, e.g., adição ou E booleano, e armazena o resultado em um dos registradores

9 © 2007 by Pearson Education Unidade Central de Processamento (CPU) O processo de passar dois operandos pela ALU e armazenar o resultado é denominado CICLO DO CAMINHO DE DADOS. O caminho de dados é o coração da maioria das CPUs Quanto mais rápido for o Ciclo do Caminho de Dados, mais rápido será o funcionamento da máquina

10 © 2007 by Pearson Education Execução de instrução A CPU executa cada instrução em uma série de pequenas etapas, denominadas CICLO BUSCAR-DECODIFICAR-EXECUTAR:

11 © 2007 by Pearson Education Interpretador //////// Pode-se escrever um programa capaz de imitar a função de uma CPU. Um programa pode ser executado fazendo-se com que outro programa busque, examine e execute suas instruções Denomina-se interpretador, o programa que busca, examina e executa as instruções de um outro programa A interpretação foi a resposta na década de 50, encontrada pela IBM para executar em um computador de baixo custo, todas as instruções complicadas de máquinas caras e de alto desempenho.

12 © 2007 by Pearson Education Arquitetura RISC X CISC //////// Reduced Instruction Set Computer (RISC) Não usavam interpretação, instruções executadas diretamente em hardware Número pequeno de instruções, em geral 50 no início do projeto em 1980, que executavam em um ciclo do caminho de dados, como ilustrado na típica máquina de Von Neuman Máquinas RISC precisavam de 4 a 5 instruções para fazer o que uma máquina CISC fazia, mas o fazia dez vezes mais rápido pois não usava interpretação SUN UltraSPARC Complex Instruction Set Computer (CISC) Pesado uso de interpretação Número de Instruções entre 200 e 300 executadas por ciclo do caminho de dados VAX da DEC, Mainframes, Pentium da Intel A partir do 486, as CPUs da Intel contém um núcleo RISC imbutido na arquitetura CISC que executa instruções mais simples Prevaleceu a arquitetura CISC com uma abordagem híbrida onde instruções comuns são executadas mais rapidamente que instruções não comuns, isto devido aos valores investidos em software para a linha Intel (U$ 400 bilhões)

13 © 2007 by Pearson Education Princípios de Projeto para Computadores Modernos Todas as instruções são diretamente executadas pelo hardware Instruções comuns executadas por hardware e não interpretadas por microinstruções Maximize a taxa na qual as instruções são executadas Maior número de instruções executadas ao mesmo tempo Instruções devem ser fáceis de decodificar Limite crítico para a taxa de emissão de instruções é a decodificação de instruções individuais para determinar os recursos que necessitam Instruções regulares, de comprimento fixo, com um pequeno número de campos Também conhecidos como princípios de projetos RISC:

14 © 2007 by Pearson Education Princípios de Projeto para Computadores Modernos Somente instruções LOAD e STORE devem referenciar a memória principal Os operandos para a maioria das instruções devem vir dos registradores e a ele devem retornar. Todas as instruções devem operar em registradores, exceto as instruções LOAD e STORE que movem palavras de memória para os registradores e retornam o conteúdo dos registradores para a memória. Providencie vários registradores Uma vez que o acesso à memória é lento, deve-se ter bastantes registradores ( mínimo 32) possibilitando que uma palavra buscada da memória possa ser armazenada em um registrador até não ser mais necessária Também conhecidos como princípios de projetos RISC:

15 © 2007 by Pearson Education Paralelismo no Nível de Instrução a) Pipeline de cinco estágios. b) Estado de cada estágio em função do tempo. São ilustrados nove ciclos de relógio. Estágio 1 Estágio 2Estágio 3 Estágio 4 Estágio 5 1 2 3 4 n Instruções Ciclos do processador...

16 © 2007 by Pearson Education Arquiteturas Superescalares (1) Pipelines duplos de cinco estágios com uma unidade de busca de instrução em comum.

17 © 2007 by Pearson Education Arquiteturas Superescalares (2) Processador superescalar com cinco unidades funcionais.

18 © 2007 by Pearson Education Paralelismo de Processador (1) Processador matricial do tipo ILLIAC IV.

19 © 2007 by Pearson Education Paralelismo de Processador (2) a) Multiprocessador com barramento único. b) Multicomputador com memórias locais.

20 © 2007 by Pearson Education Memória Primária Endereços de Memória (1) Três maneiras de organizar uma memória de 96 bits.

21 © 2007 by Pearson Education Memória Primária Endereços de Memória (2) Número de bits por célula para alguns computadores comerciais historicamente interessantes.

22 © 2007 by Pearson Education Ordenação de bytes (1) (a) Memória big endian (b) Memória little endian CISC RISC Endereço da palavra aponta para o byte menos significativo Endereço da palavra aponta para o byte mais significativo Intel Motorola, SUN Sparc, Mainframe IBM

23 © 2007 by Pearson Education Ordenação de Byte (2) (a) Registro pessoal para uma máquina big endian. (b) O mesmo registro para uma máquina little endian. (c) Resultado da transferência de big endian para little endian. (d) Resultado do deslocamento de bytes (c). Endereço da palavra aponta para o byte menos significativo Endereço da palavra aponta para o byte mais significativo

24 © 2007 by Pearson Education Códigos Corretores de Erros (1) Número de bits de verificação para um código que pode corrigir um único erro.

25 © 2007 by Pearson Education Códigos Corretores de Erros (2) (a) Codificação de 1100 (b) Paridade par adicionada (c) Erro em AC

26 © 2007 by Pearson Education Códigos Corretores de Erros (3) Construção do código de Hamming para a palavra de memória 11110000010101110 adicionando 5 bits de verificação aos 16 bits de dados.

27 © 2007 by Pearson Education Memória Cache O cache localiza-se logicamente entre a CPU e a memória principal. Fisicamente há vários locais onde ela pode ser colocada.

28 © 2007 by Pearson Education Empacotamento e tipos de memória Módulo de memória em linha única (single inline memory module) (SIMM) contendo 256 MB. Dois dos chips controlam o SIMM.

29 © 2007 by Pearson Education Hierarquias de memória Hierarquia de memória de cinco níveis.

30 © 2007 by Pearson Education Discos Magnéticos (1) Porção de uma trilha de disco. São ilustrados dois setores.

31 © 2007 by Pearson Education Discos Magnéticos (2) Um disco com quatro pratos. O desempenho do disco é medido por: busca ou seek (desloca braço à posição raidal correta 1 ms trilhas consecutivas 5 a 10 ms trilhas aleatórias tempo de transferência taxas de transferência de 20 a 40 MB/s um setor de 512 bytes demora entre 13 a 26 us

32 © 2007 by Pearson Education Discos Magnéticos (3) Um disco com cinco zonas. Cada zona tem muitas trilhas.

33 © 2007 by Pearson Education Discos SCSI Alguns dos possíveis parâmetros SCSI.

34 © 2007 by Pearson Education RAID (1) Redundant Array of Inexpensive Disks (Arranjo Redundante de Discos Baratos) RAID níveis 0 a 2. Os discos de backup e de paridade estão sombreados. Tira é um conjunto de setores. E.g. tira 0 formada pelos setores 0 a k -1 tira 1, setores de k a 2k -1... Striping é a distribuição dos dados por muitos drives

35 © 2007 by Pearson Education RAID (1) Redundant Array of Inexpensive Disks (Arranjo Redundante de Discos Baratos) RAID níveis 3 a 5. Os discos de backup e de paridade estão sombreados.

36 © 2007 by Pearson Education CD-ROMs (1) Estrutura de gravação de um Disco Compacto ou CD-ROM.

37 © 2007 by Pearson Education CD-ROMs (2) Layout lógico de dados em um CD-ROM.

38 © 2007 by Pearson Education CD-Graváveis Seção transversal de um disco CD-R e laser (não está em escala). Um CD-ROM tem uma estrutura semelhante, exceto por não ter a camada de corante e por ter uma camada de alumínio com depressões ao invés da camada refletiva.

39 © 2007 by Pearson Education DVD DVD de dupla face e dupla camada.

40 © 2007 by Pearson Education Entrada/Saída Barramentos (1) Estrutura física de um computador pessoal.

41 © 2007 by Pearson Education Estrutura lógica de um computador pessoal simples. Entrada/Saída Barramentos (2)

42 © 2007 by Pearson Education PC moderno com um barramento PCI e um barramento ISA. Entrada/Saída Barramentos (3)

43 © 2007 by Pearson Education Monitores CRT (a) Seção transversal de um CRT. (b) Padrão de varredura de um CRT.

44 © 2007 by Pearson Education Monitores de Tela Plana (a) Construção de uma tela de LCD. (b) Os sulcos nas placas traseira e frontal são perpendiculares uns aos outros.

45 © 2007 by Pearson Education Mouse Utilização do mouse para apontar itens de menu.

46 © 2007 by Pearson Education Impressoras (1) ( a) A letra “A” em uma matriz 5 x 7. (b) A letra “A” impressa com 24 agulhas sobrepostas.

47 © 2007 by Pearson Education Impressoras (2) Funcionamento de uma impressora a laser.

48 © 2007 by Pearson Education Impressoras (3) Pontos de meio-tom para várias faixas de escala de cinza. (a) 0 – 6. (b) 14 – 20. (c) 28 – 34. (d) 56 – 62. (e) 105 – 111. (f) 161 – 167.

49 © 2007 by Pearson Education Telecomunicações Transmissão, bit a bit, do número binário 01001010000100 por uma linha telefônica. (a) Sinal de dois níveis. (b) Modulação de amplitude. (c) Modulação de freqüência. (d) Modulação de fase.

50 © 2007 by Pearson Education Linhas Digitais de Assinante (1) Operação do ADSL.

51 © 2007 by Pearson Education Configuração típica de equipamento ADSL. Linhas Digitais de Assinante (2)

52 © 2007 by Pearson Education Internet por Cabo (1) Alocação de freqüência em um sistema de TV a cabo usado para acesso à Internet.

53 © 2007 by Pearson Education Internet por Cabo (2) Detalhes típicos dos canais ascendentes e descendentes na América do Norte. QAM-64 (Modulação de amplitude em quadratura) permite 6 bits/Hz, mas funciona somente em altas freqüências. QPSK (Modulação por chaveamento de fase em quadratura) funciona em baixas freqüências, mas permite apenas 2 bits/Hz.

54 © 2007 by Pearson Education Câmeras Digitais

55 © 2007 by Pearson Education Conjunto de Caracteres ASCII (1) Conjunto de caracteres ASCII: caracteres 0 – 31.

56 © 2007 by Pearson Education Conjunto de caracteres ASCII: caracteres 32 – 127. Conjunto de Caracteres ASCII (2)