ARQUITETURA DE COMPUTADORES II

Apresentação em tema: "ARQUITETURA DE COMPUTADORES II"— Transcrição da apresentação:

1 ARQUITETURA DE COMPUTADORES II
Memória Cache É pouco provável a utilização de um micro hoje em dia sem cache de memória, um sistema que utiliza uma pequena quantidade de memória estática como intermediária no acesso à lenta memória RAM. Até mesmo porque, a fim de aumentar o desempenho desse circuito, os fabricantes passaram a embutir o cache de memória dentro do próprio processador. Embora o seu funcionamento varie de acordo com o método organizacional empregado pelo controlador de cache, a finalidade é a mesma: aumentar o desempenho do micro, fazendo com que wait states não sejam necessários.

2 ARQUITETURA DE COMPUTADORES II
Memória Cache Para isso, o controlador de cache tentará entregar, ao processador, dados sem que este necessite buscá-los na memória RAM, que é lenta. Quando isso ocorre, dizemos que houve um acerto (hit). A taxa de acerto típica varia entre 80% e 99% — ou seja, na pior das hipóteses, em 80% das vezes, o acesso à memória RAM é feito com o intermédio do cache de memória. Quando o processador necessita de um dado que não está no cache, tem de buscá-lo diretamente na memória RAM, utilizando wait states e baixando o desempenho do micro. Quando isso ocorre, dizemos que houve um erro (miss). A taxa de erro típica varia entre 1% e 20%.

3 ARQUITETURA DE COMPUTADORES II
Memória Cache Cache L1 Os processadores a partir do 486 passaram a ter uma pequena quantidade de memória estática dentro do próprio processador. Neste processador, o cache de memória L1 era unificado, isto é, servia tanto para armazenar dados quanto instruções. A partir dos processadores Intel de 5ª geração, o cache de memória L1 passou a ser dividido em dois, um para instruções e outro para dados.

4 ARQUITETURA DE COMPUTADORES II
Memória Cache Cache L1 Na época do 486 e do Pentium, o cache L1 também era chamado de cache interno, porque o cache de memória L2 estava localizado na placa-mãe e era, portanto, externo ao processador. Atualmente os processadores têm tanto o cache L1 quanto o cache L2 dentro do próprio processador, portanto as classificações interno e externo não fazem mais sentido.

5 ARQUITETURA DE COMPUTADORES II
Memória Cache Cache L1 O grande problema, como você já deve estar pensando, é que o cache L1 tem um tamanho limitado e bem pequeno, e logo o processador já executou todas as instruções presentes no cache L1 de instruções. Mas isso não é problema, o controlador de cache percebe que o processador está chegando ao fim do cache e carrega os próximos 16 KB da memória para dentro do cache L1 de instruções assim que o processador pedir a última instrução presente no cache.

6 ARQUITETURA DE COMPUTADORES II
Memória Cache Cache L1 Esse esquema funcionaria muito bem se não fosse um detalhe importante: nem sempre os programas são executados de forma sequencial; podem existir desvios, isto é, instruções que mandam o processador carregar outras instruções a partir de um outro endereço.

7 ARQUITETURA DE COMPUTADORES II
Memória Cache Cache L1 Se o desvio for para uma porção de programa já carregado no cache L1 de instruções, maravilha, não há qualquer perda de desempenho. Se o desvio for para uma porção de programa ainda não carregado no cache L1 de instruções, dizemos que houve um erro (miss) e o processador terá de ir na memória RAM buscar o conteúdo desse endereço.

8 ARQUITETURA DE COMPUTADORES II
Memória Cache Cache L1 O cache L2 funciona justamente fornecendo um caminho de dados mais rápido para o cache L1. Antes de ir na memória RAM, o controlador de cache L1 verifica se a instrução que o processador está pedindo já não foi carregada para dentro do cache L2. O cache L2 é muito maior do que o cache L1 e, portanto, armazena mais informações.

9 ARQUITETURA DE COMPUTADORES II
Memória Cache Cache L1 A fim de aumentar o desempenho do processador, o circuito controlador de cache passou a ter um circuito de previsão de desvio. Então, basta o circuito de previsão de desvio procurar dentro das instruções carregadas dentro do cache L1 por instruções e mandar o circuito controlador de cache carregar antecipadamente o conteúdo do endereço para onde o processador irá futuramente ser desviado para dentro do cache L1 de instruções.

10 ARQUITETURA DE COMPUTADORES II
Memória Cache Cache L1 No caso de desvio condicional, o circuito de previsão de desvio simplesmente carrega para dentro do cache de memória as duas ramificações possíveis. Com isso, a chance de acerto do cache é de 100%. Quando o programa chegar na decisão do desvio, independentemente de qual caminho tenha sido escolhido pelo programa, a próxima instrução já estará dentro do cache. O circuito de previsão de desvio irá descartar do cache de memória a ramificação que não foi usada, após o programa ter passado pelo ponto de decisão.

11 ARQUITETURA DE COMPUTADORES II
Memória Cache Cache L1 Os processadores Intel de 7ª geração (Pentium 4) têm uma arquitetura de cache L1 completamente diferente da explicada. Esses processadores simplesmente não têm cache L1 de instruções. A unidade de busca pega as instruções diretamente do cache L2 do processador. Em compensação, esse processador tem um cache de execução, de aproximadamente 150 KB, localizado entre o decodificador CISC/RISC e unidades de execução. Esse cache de execução armazena microinstruções RISC já decodificadas.

12 ARQUITETURA DE COMPUTADORES II
Memória Cache Cache L1 O cache L1 de dados desses processadores é de apenas 8 KB, mas em compensação está conectado ao cache L2 através de um caminho de 256 bits, um caminho quatro vezes maior do que o usado por todos os outros processadores existentes, permitindo um desempenho quatro vezes maior.

13 ARQUITETURA DE COMPUTADORES II
Memória Cache Cache L2 No caso do conteúdo de um endereço solicitado (uma instrução) não estar carregado dentro do cache L1 de instruções, houve um erro, e o circuito controlador de cache L1 irá buscar a instrução solicitada pelo processador diretamente da memória RAM, verificando, antes, se essa instrução já não foi carregada para o cache L2.

14 ARQUITETURA DE COMPUTADORES II
Memória Cache Cache L2 Assim como o cache L1, o cache L2 tenta antecipar os próximos endereços a serem lidos pelo processador, colocando no cache de memória os dados lá contidos. O acesso ao cache de memória é feito sem a utilização de wait states e, no caso dos processadores onde o cache L2 é embutido dentro do processador, sem a necessidade de usar o clock externo para acessar o conteúdo da memória RAM.

15 ARQUITETURA DE COMPUTADORES II
Memória Cache Cache L2 Nos processadores onde o cache L2 é integrado ao processador, há a vantagem do processador conseguir fazer um acesso ao cache L2 muito mais rapidamente, pois o barramento externo do processador é muito mais lento. Nesse caso, como o cache L2 está integrado ao processador, não há como aumentarmos a quantidade de cache L2 do micro, somente trocando o processador.

16 ARQUITETURA DE COMPUTADORES II
Memória Cache Cache L3 A divisão tradicional entre cache L1 e cache L2 funcionou bem durante a fase dos processadores single-core e dual-core. Entretanto, com a introdução dos processadores quad-core passou a fazer mais sentido usar caches L1 e L2 menores e incluir um terceiro nível de cache. Com isso, temos 4 pequenos blocos de cache L1 e L2 (um para cada núcleo) e um grande cache L3 compartilhado entre todos.

17 ARQUITETURA DE COMPUTADORES II
Memória Cache Cache L3 Um bom exemplo é o Core i7 de 45 nm, que usa 64 KB de cache L1 e 256 KB de cache L2 por núcleo e usa um grande cache L3 de 8 MB compartilhado entre todos.

18 Relate resumidamente o que é a memória cache.
ARQUITETURA DE COMPUTADORES II Memória Cache Exercícios: Relate resumidamente o que é a memória cache. Diferencie as características e funcionalidades de L1, L2 e L3.