A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

Ney Laert Vilar Calazans

Apresentações semelhantes


Apresentação em tema: "Ney Laert Vilar Calazans"— Transcrição da apresentação:

1 Ney Laert Vilar Calazans
LABORG Parte 6 – Simulação e Prototipação de Processadores e Entrada e Saída Ney Laert Vilar Calazans 11/junho/2012

2 Sumário Introdução TRABALHO A FAZER A ENTREGAR

3 Sumário Introdução TRABALHO A FAZER A ENTREGAR

4 Introdução Neste trabalho deve-se simular e prototipar um processador na plataforma Digilent, empregando o esquema rudimentar que provê possibilidade de verificar o resultado da execução de programas por este processador em hardware. Disponibiliza-se uma implementação funcional simulável e prototipável de um sistema processador+memórias, baseado na arquitetura MR4, um subconjunto da arquitetura MIPS Esta arquitetura e uma organização para a mesma estão descritas no documento disponível no vínculo (link): O primeiro passo é simular o sistema MR4+memórias, o que deve ser realizado seguindo o processo descrito em

5 Introdução Acima mostra-se o diagrama de blocos do sistema MR4+memórias. Após conseguir simular este deve-se prototipá-lo. Deve-se elaborar um controlador externo que instancie o sistema e seja capaz de mostrar os resultados nos recursos da placa, após a finalização da execução do programa.

6 Sumário Introdução TRABALHO A FAZER A ENTREGAR

7 TRABALHO A FAZER (1) Primeiro, realizar a simulação seguindo o processo descrito no documento

8 TRABALHO A FAZER (2) A seguir as tarefas de prototipação: planejar e implementar em VHDL o controlador. Algumas observações relevantes: Imediatamente após prototipar o hardware, devido ao tamanho típico dos programas que usamos, e à frequência de operação do processador, o programa já executou e “terminou” alguns microssegundos após a prototipação. O conceito de término deve ser obtido tipicamente colocando o processador em um laço eterno do tipo “aqui: j aqui” após concluir a execução do programa, para evitar alterações incorretas de registradores ou posições da memória de dados. O controlador DEVE ser simulado junto com a MR4 completa, criando um novo testbench, antes de qualquer tentativa de prototipação. Antes de elaborar o controlador estudar e definir a interface do sistema com o usuário (em termos de sinais, leds, chaves de mostradores da placa)

9 TRABALHO A FAZER (3) A alteração do hardware do sistema deve permitir ao software realizar uma operação de saída (mapeada em memória) que gere a indicação de fim de execução para o mundo externo. Como isto pode ser feito? A funcionalidade do controlador externo deve permitir ao usuário: Ler conteúdos da memória de dados byte a byte, a partir da primeira posição desta Comandar o processador para deixar de fazer acesso à memória de dados (através do sinal sel_CPU)

10 TRABALHO A FAZER (3) Prototipar o sistema completo:
Não esquecer de dar a devida atenção à definição da interface do FPGA com o mundo externo, através da especificação do arquivo UCF. Selecionar a frequência de operação correta na placa.

11 Sumário Introdução Processos em VHDL TRABALHO A FAZER A ENTREGAR

12 A ENTREGAR – T6 Para este trabalho, deve-se entregar:
Todos os itens citados na Seção A FAZER e A ENTREGAR do documento de apoio ao processo de simulação O projeto ISE completo do protótipo gerado Uma documentação descrevendo a estrutura da alteração realizada e do controlador implementado, bem como do programa executado no protótipo Deve-se mostrar a operação do projeto em uma plataforma de prototipação ao professor em alguma aula


Carregar ppt "Ney Laert Vilar Calazans"

Apresentações semelhantes


Anúncios Google