Carregar apresentação
A apresentação está carregando. Por favor, espere
PublicouFrancisco Chao Alterado mais de 10 anos atrás
2
Si O
3
NÍVEL DE INTEGRAÇÃO NÍVEL DE INTEGRAÇÃO DISPOSITIVOS/CHIP SSI 2 a 50
MSI a 5.000 LSI a VLSI a ULSI a SLSI acima de
4
ALGUNS PROBLEMAS COM CONTAMINAÇÃO
DEGRADAÇÃO DO DESEMPENHO - QUALIDADE DO ÓXIDO DE PORTA - TEMPO DE VIDA DOS PORTADORES DE CARGA FONTE DRENO “METAL” PORTA ÓXIDO DE PORTA Contaminantes atuam como armadilhas, degradando tempo de vida e mobilidade no canal Contaminantes atuam como armadilhas ou cargas no óxido TRANSISTOR MOS
5
DEGRADAÇÃO DA CONFIABILIDADE
- RUPTURA DO ÓXIDO DE CAMPO - CONTATO RUIM FONTE DRENO “METAL” PORTA ÓXIDO DE PORTA Contaminantes atuam como “pontos fracos”, degradando a rigidez dielétrica do óxido de porta
6
DEGRADAÇÃO DO RENDIMENTO
- UM ÚNICO DEFEITO PODE ARRUINAR TODO UM CIRCUITO Defeito fatal no circuito
7
- PARTÍCULAS
8
DEPENDE DA SUPERFÍCIE DA AMOSTRA
C) JATO DE NITROGÊNIO MAIS ADEQUADO MAIS DIFÍCIL PODE CONTAMINAR COM METAIS DA PINÇA MELHOR LIMPEZA? DEPENDE DA SUPERFÍCIE DA AMOSTRA
14
Fonte:FiberSystems International Vol.3 N.1 pg.29 February 2002
15
Base Mundial de Computadores
Milhões de Usuários 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 2000 8 bits Uso pessoal 8/16 bits 16 bits 16bits 32 bits 64 bits APPLE PC PC XT PC AT 386 PS 486 Power PC 601 686 Alpha MIPS 10000 Pentium-pro Power PC620 100 600 300 200 500 400 1100 1000 900 800 700 1500 1300 1400 1200 128 bits Micros a serem desenvolvidos Micros multi-núcleos de 64 a 256 bits
16
Capacidade de Integração em Microeletrônica e Relógios
Número de Componentes 1E+0 0 1E+02 1E+01 1E+03 1E+05 1E+04 1E+06 1E+08 1E+07 1E+09 1E+11 1E+10 1E+12 1E+13 1 Terabit RAM P 625MHz 100M com 64G RAM 16G RAM P 500MHz 50M. 4G RAM 1G RAM Proc. with 25M comp MHZ clock 64M RAM 2000 MHz clock 16M RAM 50 MHz clock 1M RAM 64K RAM Proc. 32 bits – 10MHz 16K RAM Proc. – 1MHz clock 1Kbit 1sr calculator , 1st Proc. MSI – 100K Hz clock 1960 1965 1970 1975 1980 1985 1990 1995 2000 2005 2010 2015 2020 Ano
17
Redução de dimensões e tamanhos das pastilhas de silício
Dimensões mínimas adotadas na pastilha para os dispositivos eletrônicos 0.35m 0.035m Figura 3. Projeção a longo prazo da tendência de redução das dimensões dos dispositivos eletrônicos, contidos numa pastilha de silício associada com a tendência de aumento de área física dessas pastilhas para os próximos 70 anos
Apresentações semelhantes
© 2024 SlidePlayer.com.br Inc.
All rights reserved.