Projeto de Circuitos Integrados Semidedicados Prof. Marcio Cunha Aula 04 – Linguagem de Descrição de Hardware: VHDL.

Slides:

Advertisements

Apresentações semelhantes

1 Hardware Description Language (HDL) Para quê precisamos de uma Linguagem de Descrição de Hardware ? Modelar, Representar e simular hardware digital Concorrência.

Advertisements

Projecto de Hardware com FPGAs

VHDL VHSIC Hardware Description Language Very High Speed Integrated Circuits VHDL-87 VHDL-93.

VHDL VHSIC Hardware Description Language Very High Speed Integrated Circuits VHDL-87 VHDL-93.

The new way! The old way... TC – DEI, 2005/2006.

VHDL - VHSIC Hardware Description Language

VHDL - VHSIC Hardware Description Language

Fernando Gehm Moraes Ney Laert Vilar Calazans

Fernando Moraes e Ney Laert Vilar Calazans

César Augusto Missio Marcon Ney Laert Vilar Calazans

Ney Laert Vilar Calazans

VHDL Linguagem de Descrição e Síntese de Circuitos Digitais

VHDL Linguagem de Descrição e Síntese de Circuitos Digitais Sistemas Digitais.

VHDL Linguagem de Descrição e Síntese de Circuitos Digitais

VHDL Linguagem de Descrição e Síntese de Circuitos Digitais Sistemas Digitais.

VHDL Linguagem de Descrição e Síntese de Circuitos Digitais Sistemas Digitais.

Lógica reconfigurável por hardware

VHDL Very High Speed Integrated Circuit Hardware Description Language Prof. Eduardo Todt 2008.

MC542 Organização de Computadores Teoria e Prática

VHDL Introdução Paulo C. Centoducatte fevereiro de 2005

Introdução a circuitos lógicos

Dicas de Circuitos MO801/MC912.

MO Prof. Paulo Cesar Centoducatte MC542 Organização de Computadores Teoria e Prática.

Semana de Engenharia Introdução a Linguagem de Descrição de HW VHDL a ao Projeto Baseado em Lógica de Programação ALTERA Prof. Daniel Barros Júnior

FLI – ModelSim Pedro Velho.

Tipos de dados Existentes BIT - {0, 1} BIT_VECTOR - {vetor de BIT}

VERILOG HDL (HARDWARE DESCRIPTION LANGUAGE)

Máquina de Estados Uma máquina de estados finitos ou autômato finito é uma modelagem de um comportamento composto por estados, transições e ações Um estado.

Modelagem de Sistemas com VHDL

Eletrônica Digital II ELT013

Máquina de Estados Finito

Circuitos Seqüenciais Descrição VHDL

EPUSP – PTC Guido Stolfi

Engenharia de Software para Computação Embarcada

Lógica reconfigurável por hardware

Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas

Arquiteturas de Referência

Validação de VHDL: técnicas e ferramentas

Circuitos Seqüenciais Contadores

Projeto de um Comparador Descrição Estrutural x Comportamental

Test-bench para Somador

ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno Projeto de Somador com e sem Sinal Descrição.

ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno Exercícios Circuitos Descritos em VHDL.

Diagramas de Blocos e Descrição VHDL

Projeto de Circuito Combinacional Unidade Lógica e Aritmética (ULA)

Ney Laert Vilar Calazans

Hardware Description Language Aula 6 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Descrição de Circuitos Combinacionais em VHDL

Projetos Grandes MO801/MC912. Roteiro Componentes Configurações Instanciação múltipla Instanciação condicional Atenção: Os exemplos são cumulativos.

Hardware Description Language Aula 4 –VHDL (introdução)

Introdução à Programação da FPGA João M. P. Cardoso.

Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Hardware Description Language Aula 5 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Introdução à Linguagem VHDL

Prof. Anderson Royes Terroso Abril, 2000.

ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno Exercícios Circuitos Descritos em VHDL.

Introdução a VHDL Monitoria de Digitais.

Introdução ao VHDL João M. P. Cardoso.

VHDL (Very High Speed Integrated Circuit HDL (VHSIC HDL)) GRECO CIn-UFPE.

Projeto de Circuitos Integrados Semidedicados Prof. Marcio Cunha Aula 00 – Apresentação da Disciplina.

Lógica Programável e VHDL Prof. Marcio Cunha Aula 04 – Projeto de Máquina de Estados.

Projeto de Circuitos Integrados Semidedicados Prof. Marcio Cunha Aula 05 – VHDL: Portas, Tipos, Objetos, Operadores e Atributos.

Introdução à Programação da FPGA

Projeto de Circuitos Integrados Semidedicados

Máquina de Estados Finitos com Dados (FSMD)

Lógica Sequencial e Máquina de Estados Finitos

Lógica Programável e VHDL

Máquina de Estados Uma máquina de estados finitos ou autômato finito é uma modelagem de um comportamento composto por estados, transições e ações Um estado.

Projeto de Circuitos Integrados Semidedicados

Transcrição da apresentação:

Projeto de Circuitos Integrados Semidedicados Prof. Marcio Cunha Aula 04 – Linguagem de Descrição de Hardware: VHDL

Agenda  Planejamento  Linguagem de Descrição de Hardware  Bibliotecas e Pacotes  Entidade  Arquitetura  Estilos de Programação

Planejamento

Agenda  Planejamento  Linguagem de Descrição de Hardware  Bibliotecas e Pacotes  Entidade  Arquitetura  Estilos de Programação

Linguagem de Descrição de Hardware  VHSIC Hardware Description Language – VHDL  VHSIC - Very High Speed Integrated Circuit  Bibliotecas / Pacotes Entidade Arquitetura Código VHDL Básico Histórico e Estrutura da Linguagem

Linguagem de Descrição de Hardware  LIBRARY / USE: Recursos disponíveis nativamente na plataforma  PORT / GENERIC: Entrada e Saída  Código: Descrição Funcional Bibliotecas / Pacotes Entidade Arquitetura Estrutura da Linguagem

Linguagem de Descrição de Hardware Bibliotecas / Pacotes Entidade Arquitetura VHDLVHDL Estrutura da Linguagem TIPO DE DADO I OBJETOS TIPO DE DADO II OPERADORES ATRIBUTOS CÓDIGO CONCORRENTE CÓDIGO SEQUENCIAL PACKAGE COMPONENT FUNCTIONPROCEDURE

Agenda  Planejamento  Linguagem de Descrição de Hardware  Bibliotecas e Pacotes  Entidade  Arquitetura  Estilos de Programação

Bibliotecas e Pacotes  Declaração:  LIBRARY ieee;  USE ieee.std_logic_1164.ALL;  USE work.meuPacote.ALL;  Bibliotecas Padronizadas:  STD: standard (tipos de dados básicos), textio (texto e arquivo)  IEEE: std_logic_1164, numeric_bit, numeric_std  Pacotes não padronizados:  std_logic_arith  std_logic_signed  std_logic_unsigned Estrutura da Linguagem

Agenda  Planejamento  Linguagem de Descrição de Hardware  Bibliotecas e Pacotes  Entidade  Arquitetura  Estilos de Programação

Entidade  Declaração:  ENTITY entidade_nome IS  [ GENERIC (  constante_nome : constante_tipo := constante_valor;  constante_nome : constante_tipo constante_valor ); ]  PORT (  porta_nome : porta_modo sinal_tipo;  porta_nome : porta_modo sinal_tipo );  END [ENTITY] [entidade_nome]; Estrutura da Linguagem

Agenda  Planejamento  Linguagem de Descrição de Hardware  Bibliotecas e Pacotes  Entidade  Arquitetura  Estilos de Programação

Arquitetura  Declaração:  ARCHITECTURE arquitetura_nome OF entidade_nome IS  [declarações opcionais]  BEGIN  Código;  END [ARCHITECTURE] [arquitetura_nome]; Estrutura da Linguagem

Agenda  Planejamento  Linguagem de Descrição de Hardware  Bibliotecas e Pacotes  Entidade  Arquitetura  Estilos de Programação

Estilos de Programação ESTILOS CÓDIGO CONCORRENTE OPERADORES LÓGICOS CÓDIGO SEQUENCIAL

Estilos de Programação Operadores Lógicos

Estilos de Programação Operadores Lógicos

Estilos de Programação Operadores Lógicos

Estilos de Programação Operadores Lógicos

Estilos de Programação Código Concorrente

Estilos de Programação Código Concorrente

Estilos de Programação Código Concorrente

Estilos de Programação Código Sequencial

Estilos de Programação Código Sequencial

Estilos de Programação Código Sequencial

Projeto de Circuitos Integrados Semidedicados Prof. Marcio Cunha Aula 04 – Linguagem de Descrição de Hardware: VHDL