Dados do Grupo. 1) Apresentação do Testbench Desenvolvido:

Slides:



Advertisements
Apresentações semelhantes
Microcontroladores Uma visão geral.
Advertisements

Organização e Arquitetura de Computadores I Microarquitetura
PIPELINE (continuação).
CPU: Controle e processamento
Arquitetura de Computadores
WebDesign Redes de Computadores Aula 07
O Sistema de Computação
HARDWARE.
Arquitetura e organização de computadores
Arquitetura e organização de computadores
Entrada e Saída Introdução.
Técnicas para operações E/S
Autor: Salvador P. Gimenez
Unidade Lógica e Aritmética Introdução à Ciência da Computação
Aula 12 – Prototipação de Processadores e Entrada e Saída LABORG 1º/junho/2009 Ney Laert Vilar Calazans.
Parte 9 – Prototipação de Processadores e Entrada e Saída LABORG 27/novembro/2009 Ney Laert Vilar Calazans.
Exemplo de arquitetura registrador-registrador- MIPS
MIPS PIPELINE.
MIPS MULTICICLO Fluxo de Dados e Controle
Processador Fluxo de Dados e Controle
AULA 06 - MIPS PIPELINE.
Processo de Pipelining (exemplo da lavanderia)
Introdução à Compilação Prof. Leandro Magno Slides adaptados a partir do material cedido pelos professores Heloise Manica Paris Teixeira, Yandre M. G.
Pipeline.
Organização de Computadores Inserindo o Controle Identifica pontos de controle no caminho de dados – Busca da instrução – Operações lógicas e aritméticas.
CISC e RISC.
Joao Cláudio Soares Otero
Rganização de Computadores Melhorias de Desempenho com Pipelines - Parte B - Capítulo 6 – Patterson & Hennessy Organização de Computadores Melhorias de.
Rganização de Computadores Melhorias de Desempenho com Pipelines Capítulo 6 – Patterson & Hennessy Organização de Computadores Melhorias de Desempenho.
Prof. Fábio M. Costa Instituto de Informática Universidade Federal de Goiás rganização de Computadores Organização do Processador Parte B Capítulo 5 –
Sistemas Digitais Microprocessados
REPRESENTAÇÃO DE INSTRUÇÕES
Implementando um Montador com LEX e YACC - 3
Multiplicador e Forwarding no MIPS
1998 Morgan Kaufmann Publishers Ch5B-1 O Processador: Via de Dados e Controle (Parte C: microprogramação)
Autor: Fernando de Mesentier Silva
Melhorando o desempenho com pipeline
Avaliação do desempenho
Arquitecturas RISC Arquitectura e Conjunto de Instruções
Organização ou MicroArquitectura
Processadores – Aula 3 Professor: André Luis Meneses Silva
Processadores – Aula 3 Professor: André Luis Meneses Silva
Prof. Felipe Ferreira de Oliveira
Unidade Central de Processamento
Unidade Central de Processamento
Arquitetura Cleópatra Bloco de Controle (Instruções e Microinstruções)
Pipeline O throughput de um pipeline é determinado pela freqüência com que uma instrução sai do pipeline. Todos os estágios devem estar prontos ao mesmo.
Fundamentos de programação CUDA
Projeto de Engenharia de Software e Sistemas
Infra-estrutura de Hardware
Agenda - Aula 2 Introdução (Computador Digital) Processadores
Processamento de dados na UCP e memória UCP
Contextualização de Paralelismo em nível de instrução
Prof. Remy Eskinazi - Microcontroladores
Unidade Central De Processamento: Processador
Organização e Arquitetura de Computadores
PIC Peripheral Interface Controller
A Linguagem de Máquina – Desvios e Laços
A Linguagem de Máquina – Funções e recursividade Prof. André Luis M. Silva orgearq wordpress.com.
Conceitos Avançados de Arquitetura de Computadores Arquiteturas RISC Reduced Instruction Set Computer 6.
Localidade Princípio da localidade è um programa acessa uma
Registradores.
1  1998 Morgan Kaufmann Publishers Paulo C. Centoducatte – MC542 - IC/Unicamp- 2006s Prof. Paulo Cesar Centoducatte
Estrutura do Processador
Arquitetura de Computadores Processadores 2 Waldemiro Arruda.
Organização de Computadores Implementação da UCP Construção do caminho de dados Controle Implementação monociclo.
EA869 Modos de Endereçamento Faculdade de Engenharia Elétrica e de Computação (FEEC) Universidade Estadual de Campinas (UNICAMP) Prof. Levy Boccato 1.
 Todo processador é constituído de circuitos capazes de realizar algumas operações primitivas:  Somar e subtrair  Mover um dado de um local de armazenamento.
Construção de Via de dados Trabalho Avaliativo do Primeiro Bimestre. Marcos André de Sena Silva.
Arquitetura ARM Subrotinas.  Implementar uma sub-rotina requer dois passos: 1.Armazenar o endereço de retorno. 2.Desviar a execução para o endereço da.
Transcrição da apresentação:

Dados do Grupo

1) Apresentação do Testbench Desenvolvido:

2) Programa usado para detecção de falhas O programa O que faz o programa Instrucoes, numero de intrucoes, numero de ciclos de relogio para executar o programa, ocupacao da memoria de programa e de dados… etc…

3) Resultados de Sintese do MIPS Familia FPGA: Área: # LUT4: # FFP: Desempenho: Tamanho de memoria de dados e de programa usados:

4) Resultados do Teste de Falhas Número de Instruções total: Tempo total da execução do programa (tempo de teste): Número de Instruções que apresentaram erro na execução: Tipos de instruções que mais apresentaram errors na execução:

5) Possiveis falhas Discuta sobre as possiveis falhas, mostrando no VHDL e marque na figura a seguir onde podem estar essas falhas e como a instrucao ou instrucoes usadas conseguiram detectar a ou as falhas.

6) Falha(s) encontradas Zero Resultado ALU Registrador 1 em leitura Registrador 2 em leitura Registrador em escrita Dados em escrita Dados em leitura 1 Dados em leitura 2 Banco de 32 registradores MUXMUX 1 0 MemtoReg MemRead PCsrc MemWrite Endereço Dado em Leitura Dado em Escrita Memória de dados MUXMUX 0 1 MUXMUX 0 1 Endereço Instrução I[31-0] Memória de Instruções Resultado ADD Sign extend ALUsrc RegWrite Shift left 2 4 Controle ALU PC

5) Conclusões