rganização de Computadores Hierarquia de Memórias Capítulo 7 – Patterson & Hennessy (seções 7.1 a 7.3) Organização de Computadores Hierarquia de Memórias Capítulo 7 – Patterson & Hennessy (seções 7.1 a 7.3) Prof. Fábio M. Costa Instituto de Informática Universidade Federal de Goiás
Princípio básico
Unidade de transferência entre os níveis de memórias: Bloco
Representação clássica da hierarquia de memórias
Memória principal Vs. Cache Memória principal – DRAM: memória RAM dinâmica – precisa de refreshes periódicos lê e escreve o conteúdo de cada célula da memória – tempos de acesso típicos*: ns – custo por MByte*: $5 a $10 Memória cache – SRAM: memória RAM estática – construída com flip-flops, não necessita refresh – tempo de acesso típicos*: 5-25ns – custo por MByte*: $100 a $250
Uso da cache
Mapeamento entre a Memória Principal e a Cache
Acessos à cache Ver Fig. 7.6 (P&H, pág. 323)
Organiz. de acesso à cache
Exemplo: DECStation 3100
Cache com blocos maiores: Permite explorar o princípio da localidade
Cache associativa por conjunto
Exercício Elabore uma organização de memória cache com as seguintes características: – 256 linhas – 4 entradas por linha – 4 palavras por entrada Em outras palavras, combinar as organizações de cache dos dois slides anteriores Como serão interpretados os endereços de memória?
Taxa de Erro Vs. Tamanho dos blocos e da Cache
Reduzindo a Taxa de Erro