Co-projeto de Sistemas Operacionais Melissa Vetromille e Rafael Soares Sistemas Operacionais Embarcados

Roteiro Motivação Framework Comparação entre modelos de RTOS Conclusões Referências Tópicos Especiais em Sistemas Digitais e Arquiteturas de Computadores /18

Fig. 1 Arquitetura alvo do SoC Motivação RTOS puramente em software – não atende às restrições de tempo das aplicações do SoC; Lógica reconfigurável – framework para gerar RTOS hardware/software codesign. Fig. 1 Arquitetura alvo do SoC Tópicos Especiais em Sistemas Digitais e Arquiteturas de Computadores /18

 Framework Facilidade de programação Suporte ao particionamento hw/sw direcionado pelo usuário Facilitar a exploração dos recursos integrados em um SoC Fig. 2 Arquitetura do SoC Tópicos Especiais em Sistemas Digitais e Arquiteturas de Computadores /18

Fig. 3 Geração automática dos arquivos de configuração  Framework Biblioteca de hardware Biblioteca básica do sistema Biblioteca de software Entrada do usuário Saída (arquivos de configuração) Fig. 3 Geração automática dos arquivos de configuração Tópicos Especiais em Sistemas Digitais e Arquiteturas de Computadores /18

 Framework Kernel RTOS Atalanta Comunicação e sincronização entre tarefas (filas, semáforos, mutex) Arquitetura homogênea - espaço de endereçamento compartilhado Arquitetura heterogênea – troca de mensagem Tópicos Especiais em Sistemas Digitais e Arquiteturas de Computadores /18

 Framework SoCLC – variáveis de bloqueio em cache SoCDDU – detecção de deadlock (99% mais rápido) SoCDMMU – Alocação de memória dinâmica e gerenciamento em hw (tempo de alocação 440% menor) Fig. 4 Interface gráfica Tópicos Especiais em Sistemas Digitais e Arquiteturas de Computadores /18

Modelos de RTOS RTOS puramente em Software RTOS com SoCLC (System-on-Chip Lock Cache) RTU (Real-Time Unit) Tópicos Especiais em Sistemas Digitais e Arquiteturas de Computadores /18

RTOS com SoCLC (SoC Lock Cache) Introduzir um suporte em hardware para acelerar o bloqueio de aplicações Aumenta o desempenho, pois reduz o atraso de acesso à variáveis de bloqueio Fig. 5 Arquitetura SoC com SoCLC Tópicos Especiais em Sistemas Digitais e Arquiteturas de Computadores /18

RTOS com SoCLC (SoC Lock Cache) Fig. 6 SoCLC Tópicos Especiais em Sistemas Digitais e Arquiteturas de Computadores /18

Fig. 7 Arquitetura SoC com RTU RTU (Real-Time Unit) Totalmente em hardware Substitui o Atalanta RTOS Maior desempenho – diminui o overhead do sistema e o tempo de resposta Fig. 7 Arquitetura SoC com RTU Tópicos Especiais em Sistemas Digitais e Arquiteturas de Computadores /18

RTU (Real-Time Unit) Fig. 8 Real-Time-Unit Tópicos Especiais em Sistemas Digitais e Arquiteturas de Computadores /18

Comparação entre os modelos Tempo de execução total SW puro SW e SoCLC RTU 6 tasks Ciclos 100398 71365 67038 Speedup 0% 41% 50% 30 tasks 379440 317916 279480 19% 36% Tabela 1 - Resultados da simulação (caso médio) Tópicos Especiais em Sistemas Digitais e Arquiteturas de Computadores /18

Comparação entre os modelos 6 tasks 30 tasks Interações do semáforo 12 60 Trocas de contexto 3 30 Bloqueios 10 58 Tabela 2 – Número total de interações Tópicos Especiais em Sistemas Digitais e Arquiteturas de Computadores /18

Comparação entre os modelos Ciclos SW puro SoCLC RTU Comunicação 18944 3730 2075 Trocas de contexto 3218 3231 2835 Computação 8523 8577 8421 Tabela 3 Tempo médio gasto (caso com 6 tasks) Tópicos Especiais em Sistemas Digitais e Arquiteturas de Computadores /18

Comparação entre os modelos Área total SoCLC RTU p/ 3 processadores TSMC 0.25m library from LEDA 7435 portas  250000 portas Tabela 4 Hardware total (em portas) Tópicos Especiais em Sistemas Digitais e Arquiteturas de Computadores /18

Conclusões RTOS Hw/Sw Codesign apresenta vantagens de desempenho sobre o RTOS puramente sw Custo elevado Menor custo em relação ao RTU Tópicos Especiais em Sistemas Digitais e Arquiteturas de Computadores /18

Referências A comparison of the RTU hardware RTOS with a hardware/software RTOS. Jaehwan Lee; Mooney, V.J., III; Daleby, A.; Ingstrom, K.; Klevin, T.; Lindh, L.; Design Automation Conference, 2003. Proceedings of the ASP-DAC 2003. Asia and South Pacific , 21-24 Jan. 2003 Pages:683 – 688; A hardware-software real-time operating system framework for SoCs. Mooney, V.J., III; Blough, D.M.; Design & Test of Computers, IEEE , Volume: 19 , Issue: 6 , Nov.-Dec. 2002 Pages:44 – 51; Hardware/software partitioning of operating systems [SoC applications]. Mooney, V.J., III; Design, Automation and Test in Europe Conference and Exhibition, 2003 , 2003 Pages:338 - 339 Tópicos Especiais em Sistemas Digitais e Arquiteturas de Computadores /18