O Modelo de Barramento do Sistema O Modelo de von Neumann Unidade de memória Aritmética e lógica de controle de saída de entrada O Modelo de Barramento do Sistema CPU (ALU, Registradores e Controle) Memória Entrada e Saída (E/S) Barramento do Sistema Barramento de Dados Barramento de Endereços Barramento de Controle
Structure of ENIAC Card reader Printer and card punch Multiplier Divider And Square rooler Function Tables A1 A2 A30 Master programmer unit Program Lines Accumulators
Equipamento de entrada e saída Architecture of a first-generation computer Secondary Memory units Central processing unit Main memory Arithmetic – Logic unit Tele – typewriter Program Control Unit Card reader Print and card punch Equipamento de entrada e saída
Estrutura de uma CPU simples C0(ADD) CIRCUITOS DE ARITMÉTICA E LÓGICA C1(AND) C2(COMP) Memória principal M C3(READ) AC C12 C4(WRITE) C5 C6 R D M C7 C8 C11 CI C9 RI R E M C10 C0 UNIDADE CONTROLE C1 AC = 0 C12
Sinais de controle da CPU simples Sinal de controle Operação Controlada C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 AC AC + RDM AC AC ^ RDM AC ~AC (complemento) RDM M[REM] (READ M) M[REM] RDM (WRITE M) RDM AC AC RDM REM RDM (ENDEREÇO) CI RDM (ENDEREÇO) CI CI + 1 REM CI RI RDM (OP.COD.) RIGHT-SHIFT AC
Structure of the extended CPU Flags Arithmetic- Logic circuits AC MQ COUNT Main Memory M DR A R PC IR Microprogrammed Control unit . C0 C1 C28 C10 AC=0 AC<0 MQ(n-1) COUNT = (n-2) V C24 C9 C11 C8 C7 C4 C3 C5 C6 C19 C15 C18 C21 C20 C17 C25 C22 C14 C12 C13 C16 C2 C23 C27 C26 AC = 0 AC < 0 Structure of the extended CPU
Control signals of the extended CPU Operation Controlled C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 C13 C14 C15 C16 C17 C18 C19 C20 C21 C22 C23 C24 C25 C26 C27 C28 AC AC + DR AC AC ^ DR AC AC DR M(AR) (READ M) M(AR) DR (WRITE M) DR AC AC DR AR DR (ADR) PC DR (ADR) PC PC + 1 AR PC IR DR (OP) RIGHT-SHIFT AC LEFT-SHIFT AC RIGTH-SHIFT (AC, MQ) LEFT-SHIFT (AC, MQ) AC 0 AC(0) AC(0) v V MQ DR DR MQ MQ(n-1) 1 MQ(n-1) 0 COUNT COUNT + 1 AC AC – DR PC IR COUNT 0 V 0 V 1 FLAGS 0