Infra-estrutura Hardware

Slides:



Advertisements
Apresentações semelhantes
Integridade de Dados em Memórias Cache
Advertisements

Sistemas Operacionais
Arquitetura e organização de computadores
Arquitetura de Sistemas Operacionais – Machado/Maia Cap. 10 – Gerência de Memória Virtual1 Arquitetura de Sistemas Operacionais Francis Berenger Machado.
Aula 16: Memória Principal e Memória Virtual
Arquitectura de Computadores II Paulo Marques Departamento de Eng. Informática Universidade de Coimbra 2004/ Hierarquia de Memória.
ARQUITETURAS DE COMPUTADORES II
Capítulo 7.
Gerenciamento de Memória
Arquitetura de Sistemas Operacionais
Arquitetura de Sistemas Operacionais
MC Prof. Paulo Cesar Centoducatte MC542 Organização de Computadores Teoria e Prática.
1998 Morgan Kaufmann Publishers Paulo C. Centoducatte - IC/Unicamp- 2002s Prof. Paulo Cesar Centoducatte
SSC541 - SISTEMAS OPERACIONAIS I Aula 12 – Gerenciamento de Memória
SSC SISTEMAS OPERACIONAIS I Aula 15 – Gerenciamento de Memória
SSC541 - SISTEMAS OPERACIONAIS I Aula 13 – Gerenciamento de Memória
Gerenciamento de Memória
Gerência de Memória Paginação
Memória Virtual Sistemas Operacionais I
Sistemas Operacionais Turmas MBI1 e NBI2. Prof: Marcelo Mendes.
Hierarquia de Memória Organização da cache
Sistemas Operacionais I
Catholic University PUCRS C ACHE M EMORY. Introduction.
Gerenciamento de Memória
Capítulo 9: Memória Virtual
Arquitetura de Sistemas Operacionais – Machado/Maia 10/1 Arquitetura de Sistemas Operacionais Francis Berenger Machado Luiz Paulo Maia Capítulo 10 Gerência.
Arquitectura de Computadores II
SSC SISTEMAS OPERACIONAIS I Aula 11 – Gerenciamento de Memória 2
Fundamentos da Arquitetura de Computadores
Sistemas Operacionais
Gerência de Memória Fundamentos Swapping Alocação Contígua de memória
SISTEMAS OPERACIONAIS
Subsistemas de memória
Gerência de Memória Virtual
Sistemas Operacionais: Memória Virtual
Infra-estrutura Hardware
SISTEMAS OPERACIONAIS I Memória Virtual e Paginação
Sistemas Operacionais
Capítulo 8: Memória principal
Gerência de Memória Principal
Bruno C. Bourbon Jarbas J. de O. Júnior {bcb, cin.ufpe.br
ARQUITETURAS DE COMPUTADORES II
DEPARTAMENTO DE INFORMÁTICA UFPE GRECO Gerenciamento de Memória.
Localidade Princípio da localidade è um programa acessa uma
Ch7b-1 Capítulo Sistemas de Memória - Memória Virtual.
Capítulo 8: Memória Principal
Infra-Estrutura de Software Gerenciamento de Memória.
Coerência de Cache Márcia A. Santos – RA Novembro/2005.
Parte 4 Memória.
Gerenciamento de Memória
Capítulo 8: Memória Principal
Hierarquia de Memória Arquitetura de Computadores Aula 4 – Memória 23/08/2012 Bruno Iran Ferreira Maciel Mestrando em Ciências da Computação – Cin/UFPE.
Prof. André Luis M. Silva Hierarquia de Memória Prof. André Luis M. Silva
Engenharia de Sistemas Embarcados Aula 5: Um Conjunto Básico de Ferramentas.
Gerenciamento de Memória - Capítulo 7 - Sistemas Operacionais Prof. Dr. José Carlos Becceneri Luciana Sêda Cardoso.
Faculdade Pernambucana - FAPE
Bruno Iran Ferreira Maciel
MEMÓRIA CACHE E TÉCNICAS DE MAPEAMENTO Capítulo 5
William Stallings Arquitetura e Organização de Computadores 8a Edição
Memória Cache.
Memória Virtual.
Zeque - Grad. CC1 Sistemas Operacionais Gerenciamento do Espaço Prof. José Queiroz - ZEQUE.
Gerência de Memória Sidney Cunha de Lucena Baseado no livro
Pearson Education Sistemas Operacionais Modernos – 2ª Edição 1 Gerenciamento de Memória Capítulo Gerenciamento básico de memória 3.2 Troca de processos.
Sistemas Operacionais Gerência de Memória Funções básicas (número, tamanho e segurança) Alocação contígua simples Técnica de overlay Alocação particionada.
Memória Virtual ARQUITETURAS DE COMPUTADORES II Prof. César Augusto M. Marcon.
Integridade de Dados em Memórias Cache ARQUITETURAS DE COMPUTADORES II Prof. César Augusto M. Marcon.
Hierarquia de Memória – Parte 2 Prof. André Luis M. Silva
Pearson Education Sistemas Operacionais Modernos – 2ª Edição 1 Sistemas Operacionais FATEC-PB Professor: Gustavo Wagner
SISTEMAS OPERACIONAIS MEMÓRIA VIRTUAL. INTRODUÇÃO Memória Virtual é um técnica sofisticada e poderosa de gerenciamento de memória, onde a MP e a MS são.
Transcrição da apresentação:

Infra-estrutura Hardware

Infra-estrutura Hardware Memória Virtual Infra-estrutura Hardware

Infra-estrutura Hardware Roteiro da Aula Espaço de Endereçamento e Memória Virtual Paginação Conceitos UGM Segmentação Segmentação paginada Grandes memórias virtuais Tabela invertida Tabela hierarquizada Acelerando a tradução de endereços TLB Memória Virtual do MIPS Infra-estrutura Hardware

Infra-estrutura Hardware Hierarquia de memória chip processador velocidade cache custo memória principal memória secundária Infra-estrutura Hardware

Infra-estrutura Hardware Memória Virtual chip processador cache Espaço de endereçamento memória principal memória secundária Infra-estrutura Hardware

Infra-estrutura Hardware Paginação V i r t u a l a d d r e s s e s P h y s i c a l a d d r e s s e s A d d r e s s t r a n s l a t i o n D i s k a d d r e s s e s Infra-estrutura Hardware

Infra-estrutura Hardware Paginação Infra-estrutura Hardware

Infra-estrutura Hardware Paginação P h y s i c a l m e o r D k t g V d 1 b u p n Infra-estrutura Hardware

Infra-estrutura Hardware Paginação Página virtual deslc memória principal tabela de páginas bp nr. pág. real Página física desl Infra-estrutura Hardware

Infra-estrutura Hardware Paginação Infra-estrutura Hardware

Unidade de Gerenciamento de Memória CPU memória dados UGM EV EF testes de proteção localização da falha identificação da falha Infra-estrutura Hardware

Infra-estrutura Hardware Paginação Preço da penalidade Infra-estrutura Hardware

Infra-estrutura Hardware Paginação Localização da página Associativa Política de escrita Write-back Falta de páginas tratamento por software Infra-estrutura Hardware

Infra-estrutura Hardware Segmentação Tabela de Símbolo Texto Constantes Árvore Aná- lise Sintática Pilha Seg 0 Seg 1 Seg 2 Seg 3 Seg 4 Infra-estrutura Hardware

Infra-estrutura Hardware Segmentação num. segmento deslc + end. físico memória principal tabela de segmentos bp tam. end.segm Infra-estrutura Hardware

Infra-estrutura Hardware Segmentação Paginada ns np desl. tabela de segmento tabela de página ns memória principal np dado desl Infra-estrutura Hardware

Infra-estrutura Hardware Segmentação paginada Falta do Segmento Falta de Página Falta de Proteção Falta de Limite chamada do sistema operacional chaveamento de contexto Infra-estrutura Hardware

Infra-estrutura Hardware Tabela de páginas Qual o tamanho da tabela de páginas para o sistema abaixo ? Endereço virtual = 32 bits Páginas de 4 Kbytes Entrada na tabela de páginas = 4 Bytes Infra-estrutura Hardware

Infra-estrutura Hardware Memória Virtual Grandes Memórias Virtuais Grandes Tabelas de Páginas Grandes Tabelas de Segmentos Como considerar tabela de páginas tão grandes? Infra-estrutura Hardware

Tabela de páginas sob demanda Alocar área pré-definida na memória e permitir crescimento em uma direção como gerenciar área de programas/dados + pilha? Alocar duas áreas pré-definidas permitindo crescimento da tabela em duas direções MIPS Infra-estrutura Hardware

Tabela de páginas sob demanda Paginar tabela de páginas área do sistema operacional algumas páginas são carregadas inicialmente Falta de página ou de Tabela de página Chamada do sistema operacional Infra-estrutura Hardware

Tabela de Página Invertida Vp Dp link Vp Rp hash Rp Dp Infra-estrutura Hardware

Infra-estrutura Hardware Tabela hierarquizada Contexto Região Página Segmento Infra-estrutura Hardware

Tabela de Página Hieraquizada contextos e tabela de páginas e e e e d e tabela de segmentos e tabela de regiões e

Endereço Físico e Virtual num. pag. física desloc. endereço virtual i1 i2 i3 desloc Infra-estrutura Hardware

Memória Virtual em Máquinas de 32 e 64 bits Grandes Memórias Virtuais Grandes Tabelas de Páginas Grandes Tabelas de Segmentos Tabela de Páginas Invertidas (Power) Tabelas Hierarquizadas (Sparc, Alpha, Motorola) Infra-estrutura Hardware

Infra-estrutura Hardware Acelerando a tradução... técnica tradicional: mapeamento direto Onde guardar a tabela de tradução? memória principal TLB Tabela de páginas invertidas nr. blocos da mem. virtual nr. de entradas na tabela = Infra-estrutura Hardware

TLB (Translation lookaside buffers) V a l i d 1 P g e t b h y s c p r T L B u n m P h y s i c a l m e m o r y a g e o r d i s k a d d r e s s D i s k s t o r a g e Infra-estrutura Hardware

Infra-estrutura Hardware TLB Tamanho 32 a 4.096 entradas Tamanho entrada: 1-2 entrada da tabela (4-8 bytes) Tempo de acesso: 0.5 a 1 ciclo Taxa de faltas: 0.01 - 1% Infra-estrutura Hardware

TLB (Translation lookaside buffers) Grau de Associatividade TLB pequena cache associativa Substituição randomica RWX ns np rp dp Infra-estrutura Hardware

Infra-estrutura Hardware TLB - Exemplo Quantos bits possui a TLB para o sistema abaixo? Endereço virtual: 32 bits Memória física: 16 M bytes Páginas de 4 Kbytes TLB associativa com 64 entradas contendo 1 bit de validade e 1 dirty bit adicionais Infra-estrutura Hardware

Infra-estrutura Hardware V a l i d T g D t P e o f s r u p n m b h y c 1 2 6 4 C x 3 B 3 1 3 2 9 1 5 1 4 1 3 1 2 1 1 1 9 8 3 2 1 r t y T a g T L B T L B h i t MIPS P h y s i c a l p a g e n u m b e r P h y s i c a l a d d r e s s P h y s i c a l a d d r e s s t a g Infra-estrutura Hardware

Infra-estrutura Hardware MIPS Infra-estrutura Hardware

Infra-estrutura Hardware Sistema Hierárquico TLB, Memória e Cache Infra-estrutura Hardware

Infra-estrutura Hardware Resumindo Onde um bloco/pag. pode ser colocado? Cache: mapeamento direto associativa por conjunto associativa Memória virtual: Infra-estrutura Hardware

Infra-estrutura Hardware Resumindo Como um bloco/pag. pode ser localizado? Cache: mapeamento direto: índice associativa por conjunto: índice + comparação associativa: comparação de toda a cache Memória virtual: tabela de páginas/segmentos Infra-estrutura Hardware

Infra-estrutura Hardware Resumindo Qual o bloco deve ser substituído numa falta? Cache: LRU (grau de associatividade 2-4) randomica Memória virtual: LRU (a penalidade é muito grande) Infra-estrutura Hardware

Infra-estrutura Hardware Resumindo Qual a estratégia de escrita? Cache: Write-through Write-back Memória virtual: Infra-estrutura Hardware

Infra-estrutura Hardware Exercício Infra-estrutura Hardware