Projeto e Fabricação de Circuitos Integrados

Apresentação em tema: "Projeto e Fabricação de Circuitos Integrados"— Transcrição da apresentação:

1 Projeto e Fabricação de Circuitos Integrados
Wang Jiang Chau Grupo de Projeto de Sistemas Eletrônicos e Software Aplicado Laboratório de Microeletrônica - LME

2 Introdução Blocos (módulos): agrupamentos de elementos e sub- blocos (sub-módulos) realizados durante o projeto. São produtos físicos: Componentes Discretos: executam funções eletrônicas básicas (diodos, transistores, etc.) Circuitos Integrados (CIs): chips encapsulados. Placas (board): contém CIs e comps. discretos Equipamentos: gabinetes c/ placas interligadas

3 Introdução Componentes Discretos Circuito Integrado Placa
Sinais (aplicados ou recolhidos) de baixa tensão, até +ou- 7V Componentes Discretos Circuito Integrado Placa

4 Introdução Circuito Integrado:
Realização eletrônica formada por elementos eletrônicos básicos interligados Implementa uma ou mais funções eletrônicas Circuito construído em fina pastilha de silício ou outro material semicondutor Encapsulamento plástico ou cerâmico para proteção

5 Introdução CIs estão aqui... e aqui... e aqui... e também aqui...e…

6 Introdução Vista do Chip Vista da Pastilha no Chip

7 Introdução Vista da Pastilha Fabricada (3-D por Microscopia)
Vista do Projeto da Pastilha (2-D por CAD– tela do projetista)

8 (mais de 7 milhões tr./mm2)
Introdução Fairchild 1959 Lógica Bipolar dos 60’s 4 transistores Aprox. 1,82 mm2 ou 1,3 mm x 1,3 mm ( pouco mais de 2 tr./mm2 ) Intel Core I Lógica CMOS dos 10’s ~ 2,6 bilhões de transistores (8 core) Aprox. 355 mm2 ou 1,9 cm x 1,9 cm (mais de 7 milhões tr./mm2)

9 Introdução Que significa “bilhões de transistores”?
O que é então um transistor? Informal: O transistor é um elemento básico do circuito que permite o “controle” de tensão e corrente nos pontos desejados

10 Introdução Que significa “bilhões de transistores”?
Uma porta AND é composta de 6 transistores

11 Introdução Que significa “bilhões de transistores”?
Um somador (1 bit) é composto de 6 portas lógicas, aproximadamente 30 transistores

12 Introdução Que significa “bilhões de transistores”?
Um contador (4 bit) é composto de vários blocos de diemensões próximas ao do somador (1 bit)

13 Introdução Que significa “bilhões de transistores”?
Uma CPU é composta de dezenas a centenas de blocos de diemensões próximas ao do contador de (4 bit).. Etc. .. Etc.

14 Introdução A Lei de Moore
Em 1965, Gordon Moore previu: “o número de transistores que podem ser integrados em uma pastilha dobrará a cada 18 meses” (crescimento exponencial com o time, de fato cada 2 anos). Extraordinariamente visionário – a marca de 1M de transistores/chip foi alcançada nos anos 80. 2300 transistores, 1 MHz (Intel 4004) 16 M de transistores (Ultra Sparc III) 42 M de transistores, 2 GHz (Intel P4)

15 A Lei de Moore em mProcessadores
Introdução A Lei de Moore em mProcessadores 4004 8008 8080 8085 8086 286 386 486 Pentium® proc P6 0.001 0.01 0.1 1 10 100 1000 1970 1980 1990 2000 2010 Ano Transistores (M) 2X em 1.96 anos! Cortesia, Intel

16 Introdução

17 Introdução

18 Introdução

19 Introdução O que limita?

20 por que colocar mais transistores torna-se desvantajoso?
Introdução O que limita? por que colocar mais transistores torna-se desvantajoso?

21 Limitação pela potência dissipada
Introdução P6 Pentium ® proc 486 386 286 8086 8085 8080 8008 4004 0.1 1 10 100 1971 1974 1978 1985 1992 2000 Ano Potência (Watts) Limitação pela potência dissipada Cortesia, Intel

22 Limitação pela resistência mecânica
Introdução 30cm diâmetro X 0,1mm espessura Limitação pela resistência mecânica

23 Introdução Defeitos de Fabricação No. de chips funcionais por bolacha
Rendimento = No. total de chips por bolacha Limitação pela influência no rendimento

24 Introdução Escalas de Integração
SSI (Small Scale Integration): < 100 MSI (Medium Scale Integration): 100 – 1.000 LSI (Large Scale Integration): 1000 – VLSI (Very Large Scale Integration): – ULSI (Ultra Large Scale Integration): >

25 Introdução 25

26 Introdução No Brasil Pouca fabricação:
Encapsulamento: HT Micron, Smart Silício: Ceitec, Unitec (não operacionais em 2015) Programa CI Brasil Estímulo MCT para Design Houses (projeto) Desde 2005 (atualmente 22 DHs)

27 CIs: Projeto e Fabricação
Fases de Criação e Implementação Exemplo: empresas de comunicação visual Criação de Folders Impressão PDF, CDR, etc. Empresa Verticalizada 1 Publicidade Gráfica 2

28 CIs: Projeto e Fabricação
Fases de Criação e Implementação Exemplo: empresas de comunicação visual Criação de Folders interação Impressão Empresa Verticalizada 1 Publicidade Gráfica 2

29 Encapsulamento e teste
Máscara Cadeia Produtiva do CI - 1 Projeto 1 Fabricação 2 Encapsulamento e teste 3 Circuito Integrado Código Linguagem C Pastilha Leiaute Final (equiv. Máscaras) Fonte Original:Consórcio A.T.Kearney, IDC e Azevedo Sette

30 Máscara Cadeia Produtiva do CI - 2 Projeto 1 Fabricação 2
Encapsulamento e teste 3 Produtor Verticalizado de CI Intel Philips Toshiba Produto de CI com Terceirização TSMC ES2 UMC AMI Foundry Fabless Design House Serviço de Teste Amkor ASE AMD Qualcomm Nvidia ARM Freescale Fonte Original (+alterações para atualização): Consórcio A.T.Kearney, IDC e Azevedo Sette

31 Encapsulamento e teste
Máscara Cadeia Produtiva do CI - 3 Projeto 1 Fabricação 2 Encapsulamento e teste 3 Leiaute Final (equiv. Máscaras) Leiaute Final (equiv. Máscaras) Fonte Original:Consórcio A.T.Kearney, IDC e Azevedo Sette

32 Encapsulamento e teste
Máscara Cadeia Produtiva do CI - 3 Projeto 1 Fabricação 2 Encapsulamento e teste 3 Implementação Criação Leiaute Final (equiv. Máscaras) Leiaute Final (equiv. Máscaras) Fonte Original:Consórcio A.T.Kearney, IDC e Azevedo Sette

33 Máscara Interface entre a fabricação e o projeto de CIs
A fotomáscara (ou retícula) é uma placa opaca com aberturas que objetivam permitir a passagem de luz ou feixe de eletrons, seguindo padrões geométricos desejados É construída a partir de uma especificação dada na fase de projeto em formatos padronizados (CIF, GDS, etc.) e armazenada em arquivo

34 Máscara China, Cingapura, Índia, Malásia EUA, Holanda, Taiwan, Israel
indica como devem ser as máscaras fabrica as máscaras Arquivos CIF, GDS

35 Máscara Na foundry, Arquivo CIF > N máscaras Layout
N camadas (máscaras) Exemplo de uma máscara (a ser utilizada em uma determinada etapa do processamento)

36 Máscara Custo de jogo de máscaras na ordem de milhões de dólares para as tecnologias mais avançadas Máscaras definem o layout de camadas de material construtivo do CI, resultantes do processamento tecnológico realizado pela foundry Conjunto de máscaras definem a funcionalidade do CI

37 sílica fundida (“vidro”)
Máscara lente para redução filme de cromo foto-resiste sílica fundida (“vidro”) Stepper- projeta a imagem da retícula sobre todo o wafer (bolacha) passo-a-passo

38 Máscara Exemplo (silício-poli) foto-resiste remanescente de “proteção”
após a retirada de foto-resiste foto-resiste sensibilizado

39 Tecnologia é denominada pela dimensão mínima
Máscara Tecnologia é denominada pela dimensão mínima Atualmente: ~0,020 micron Transistor: unidade básica do CI (multicamada)

40 Máscara Fonte; FPGA-Based System Design – Wayne Wolf

41 Fabricação Youtube:From sand to silicon

42 Fotolitografia: em todo o processo
Fabricação Fotolitografia: em todo o processo construção de máscara oxidação óptica Remoção de colocação de foto-resiste Foto-resiste exposição ao stepper cura de Foto-resiste ataque por ácido passo do spin, rinse, dry processo 42

43 Etapas de Processo CMOS
Fabricação Define active areas Etch and fill trenches Implant well regions Etapas de Processo CMOS Deposit and pattern polysilicon layer Implant source and drain regions and substrate contacts Create contact and via windows Deposit and pattern metal layers 43

44 Sequência de uso de máscaras em processo CMOS
Fabricação Máscara de uma camada Sequência de uso de máscaras em processo CMOS

45 Do silício da natureza ao silício grau eletrônico
Fabricação Do silício da natureza ao silício grau eletrônico

46 Puxamento do cristal e formação do tarugo
Fabricação Puxamento do cristal e formação do tarugo

47 Serragem e polimento das bolachas
Fabricação Serragem e polimento das bolachas (wafers)

48 Fabricação Forno para difusão de material dopante (fósforo, boro, etc.) Temperaturas próximas a 1000 graus C

49 Equipamento para crescimento epitaxial (óxido de silício)
Fabricação Equipamento para crescimento epitaxial (óxido de silício)

50 Fabricação Implantação iônica (alta concentração) de material dopante (boro, fósforo, etc.)

51 Fabricação Deposição por vapor silício alumínio

52 (remoção por ataque químico)
Fabricação Decapagem / Etching (remoção por ataque químico)

53 Linhas de metal por microscopia eletrônica
Fabricação Linhas de metal por microscopia eletrônica 53

54 Bolacha finalizada com pastilhas (chips)
Fabricação Bolacha finalizada com pastilhas (chips) Corte das pastilhas

55 Fabricação - conclusão
Montagem de uma fábrica de processamento de CIs pode custar bilhões de dólares Existência de centenas de etapas de processamento Estão sujeitos à proteção (patenteamento-atividade inventiva): Novos processos industriais Equipamentos Técnicas de deposição, confecção de máscaras, fotolitografia, etc.

56 Atividades “Backend” Encapsulamento
Proteção mecânica e isolação ambiental da pastilha Cerâmico ou Plástico Encapsulamento necessita de pinos para acessar as entradas e saídas elétricas do circuito construído na pastilha No projeto do circuito, entradas e saídas devem terminar em áreas de alumínio para a conexão com os pinos externos As ligações são realizadas por fios de ouro ou por contato na face inferior

57 Tipos de Encapsulamento
Atividades “Backend” Tipos de Encapsulamento Tipo PQFP 57

58 Atividades “Backend” Bonding Wires Pinos Tipo QFP

59 Atividades “Backend” BGA Ball Grid Flip-chip

60 Atividades “Backend” Módulos Multichip 60

61 Atividades “Backend” Teste
Realizado sobre pastilha ou no CI encapsulado Pode ser para verificar e identificar desvios nos processos (paramétricos) Pode ser para detectar e separar circuitos com defeitos (passa/ não passa) Testes necessitam de técnicas para a geração automática de padrões de teste Design-for-Test é especialidade na qual projeta-se CIs já com suporte para teste

62 ATE (automatic test equipment)
Atividades “Backend” ATE (automatic test equipment) para CI encapsulado ATE para pastilha

63 Backend - conclusão Área de conhecimento de “teste e testabilidade” é muito extenso e complexo Existência de vários tipos de encapsulamentos Sujeitos à proteção (patenteamento-atividade inventiva): Novas técnicas de encapsulamento Equipamentos Técnicas de teste; software de geração de padrões de teste

64 Evolução dos Transistores
Transistor Tradicional Diminuição das dimensões causa distorções fortes Regiões de dreno e fonte enterradas

65 Evolução dos Transistores
FinFet e Tri-gate FinFet Regiões de dreno e fonte são crescidas e envolvidas pela porta (3 portas é mais fácil de fabricar) FinFet porta única FinFet 3 portas (Intel)

66 Olhando para a frente… Circuito integrado em 3-D Não confundir com
multi-módulo empilhado

67 Olhando para a frente… Nanotubo de carbono Grafeno