PSI 2223 – Introdução à Eletrônica Programação para a Terceira Prova

Apresentação em tema: "PSI 2223 – Introdução à Eletrônica Programação para a Terceira Prova"— Transcrição da apresentação:

1 PSI 2223 – Introdução à Eletrônica Programação para a Terceira Prova

2 O Transistor de Efeito de Campo
17ª Aula: O Transistor de Efeito de Campo Ao final desta aula você deverá estar apto a: Contar um pouco da história do transistor de efeito de campo (FET) Explicar porque empregamos os nomes “MOSFET canal n” ou “MOSFET canal p” Mostrar o princípio de funcionamento do FET tipo MOS Explicar o comportamento da corrente de dreno em um gráfico corrente de dreno em função da tensão dreno-fonte Identificar as regiões triodo e de saturação, mostrando onde o transistor MOSFET possui uma relação ôhmica entre ID e VDS sedr42021_0307.jpg PSI2223 2

3 Transistores de Efeito de Campo (FET – Field Effect Transistors)
MOSFET (Metal-Oxide-Semiconductor) JFET (Junction) MESFET (MEtal-Semiconductor) PSI2223 3

4 O Primeiro Transistor O físico Julius Edgar Lilienfeld patenteou o transistor em 1925, descrevendo um dispositivo similar ao transistor de efeito de campo (FET). No entanto, Lilienfeld não publicou nenhum artigo científico sobre sua descoberta nem a patente cita nenhum dispositivo construído. Em 1934, o inventor alemão Oskar Heil patenteou um dispositivo similar. sedr42021_0501.jpg PSI2223 4

5 A patente do Primeiro Transistor (1925)
sedr42021_0501.jpg PSI2223 5

6 A patente do Primeiro Transistor (1925)
sedr42021_0501.jpg PSI2223 6

7 Transistor NMOSFET (Metal-Oxide-Semiconductor Field Effect Transistor, canal N, tipo Enriquecimento)
G VDS VGS IDS Porta (G-Gate) Fonte (S-Source) Dreno (D-Drain) Metal Óxido Sem. N+ N+ P Substrato (B-Body) PSI2223 7

8 Transistor NMOSFET (Metal-Oxide-Semiconductor Field Effect Transistor, canal N, tipo Enriquecimento)
VDS IDS VGS W Metal (condutor) S D G VDS VGS IDS Óxido de porta (isolante) xox Porta N+ N+ L Fonte Dreno P Substrato (ou Corpo) PSI2223 8

9 Transistor - NMOSFET Porta (G) Alumínio Dreno (D) Fonte (S) PSI2223 9

10 (dobra a quantidade de transistores a cada 18 meses)
Lei de MOORE (dobra a quantidade de transistores a cada 18 meses) 2010 2000 1990 1980 1970 10 3 4 5 6 7 8 9 11 ANO Transistores por circuito integrado 1k 16k 256k 16M 1M 64M 1G 64G 8080 8086 68000 80486 68040 Pentium Memória Microprocessador 64k 4M 256M 4G 16G 4k G4 Power5 Opteron 64 Pentium IV Cell PSI

11 Transistor NMOSFET N Isolante Metal Porta (V ) Fonte Dreno (V W Si - P
GS ) Fonte Dreno (V DS W Si - P Substrato (V B) x y L P PSI

12 Transistor NMOSFET : Região de Corte
Isolante Metal Porta (V GS ) Fonte Dreno (V DS W Si - P Substrato (V B) L P 1: Se a Fonte e o Substrato estiverem aterrados, não haverá corrente na junção Fonte-Substrato. 2: Se a tensão aplicada no dreno for positiva, a junção dreno-substrato estará reversamente polarizada, e portanto não haverá corrente significativa nestes terminais. 3: A porta é isolada do substrato.  Nesta condição não haverá corrente fluindo em nenhum dos terminais. PSI

13 Lei de MOORE PSI

14 O Transistor FET moderno
FET tecnologia 65nm Lporta = 35 nm tox = 1.2 nm n = Silício tensionado de 2ª geração Ron = NiSi para baixa resistência parasita PSI

15 Transistores de Efeito de Campo (FET – Field Effect Transistors)
MOSFET (Metal-Oxide-Semiconductor) JFET (Junction) MESFET (MEtal-Semiconductor) PSI

16 Transistor NMOSFET (Metal-Oxide-Semiconductor Field Effect Transistor, canal N, tipo Enriquecimento)
G VDS VGS IDS N+ P Porta (G-Gate) Dreno (D-Drain) Fonte (S-Source) Substrato (B-Body) Metal Óxido Sem. PSI

17 Transistor NMOSFET N Isolante Metal Porta (V ) Fonte Dreno (V W Si - P
GS ) Fonte Dreno (V DS W Si - P Substrato (V B) y x L P PSI

18 Transistor NMOSFET : Região de Corte
Isolante Metal Porta (V GS ) Fonte Dreno (V DS W Si - P Substrato (V B) L P 1: Se a Fonte e o Substrato estiverem aterrados, não haverá corrente na junção Fonte-Substrato. 2: Se a tensão aplicada no dreno for positiva, a junção dreno-substrato estará reversamente polarizada, e portanto não haverá corrente significativa nestes terminais. 3: A porta é isolada do substrato.  Nesta condição não haverá corrente fluindo em nenhum dos terminais. PSI

19 Transistor NMOSFET : VGS > Vt (tensão de limiar)
Isolante Metal Porta (VGS ) Fonte Dreno (V DS W Si - P canal invertido (eletrons) Região de depleção Substrato (V B P 1: Quando a tensão aplicada na porta (VGS) for acima da tensão de limiar (Vt – Threshold voltage), será formada uma camada de inversão composta de eletrons. 2: Uma região tipo N, chamada de canal de inversão, conecta as regiões de fonte e dreno.  Nesta condição uma corrente fluirá do dreno para a fonte. PSI

20 Aplicando um pequeno valor de VDS (comportamento  resistivo)
PSI

21 A operação com o Aumento de VDS
Figura 5.5 PSI