MC542 Organização de Computadores Teoria e Prática

Apresentação em tema: "MC542 Organização de Computadores Teoria e Prática"— Transcrição da apresentação:

1 MC542 Organização de Computadores Teoria e Prática
2006 Prof. Paulo Cesar Centoducatte Review today, not so fast in future

2 MC542 Circuitos Lógicos Flip-Flops, Registradores, Contadores
“Fundamentals of Digital Logic with VHDL Design” - (Capítulo 7) Review today, not so fast in future

3 Flip-Flops, Registradores, Contadores Sumário
Latch Básico Latch RS Latch D Flip-Flops D, T e JK Registradores Registradores de Deslocamento Contadores Assíncronos Síncronos Módulo m

4 Elemento de Memória Simples
Circuito de Alarme Set Sensor Memory On Off Alarm element Reset Elemento de Memória Simples A B

5 Elemento de Memória com controle
Load A B Data Output TG1 TG2

6 Latch Básico Elemento de Memória com NOR
Reset Set Q Qual a tabela verdade?

7 Latch Básico Elemento de Memória com NOR
Q S R Q Q a a b 0/1 1/0 (no change) 1 1 1 1 Q b 1 1 S

8 Latch Básico Elemento de Memória com NOR
1 2 3 4 5 6 7 8 9 10 1 R 1 S 1 Q a ? 1 Q b ? Time

9 Gated SR Latch R ¢ Clk S R Q ( t + 1 ) R Q x x Q( t ) (no change) 1 Q(
x x Q( t ) (no change) 1 Q( t ) (no change) Clk 1 1 1 1 1 Q 1 1 1 x S S

10 Gated SR Latch R Clk Q S 1 Time ? S Q Clk R

11 Gated SR Latch com NAND S Q Clk Q R Qual a tabela verdade?

12 Gated D Latch S D (Data) Q Clk Q R Clk D Q ( t + 1 ) D Q x Q ( t ) 1
x Q ( t ) 1 Clk Q 1 1 1

13 Gated D Latch t t t t 1 2 3 4 Clk D Q Time

14 Efeito do tempo de Propagação
su t h Clk D Q tsu – tempo de setup th – tempo de hold

15 Flip-Flop D Mestre-Escravo
Master Slave Q Q m s D D Q D Q Q Clock Clk Q Clk Q Q D Q Q

16 Flip-Flop D Mestre-Escravo
Clock Q m s =

17 Flip-Flop D Sensível à Borda de Subida
1 P3 P1 2 5 Q Clock P2 6 Q 3 D Q Clock Q 4 P4 D

18 Comparação entre sensível a nível e a borda
Q Q a Clock Clk Q Q a D Q Q b Q Q b D Q Q c Q Q c Clock D Q a Q b Q c

19 FF D Mestre-Escravo com Preste e Clear
Preset D Q Clock Q Clear Preset D Q Q Clear

20 FF D Sensível à Borda com Preste e Clear
Preset Q Clock Preset Q D Q Q D Clear Clear

21 Reset Síncrono Clear D Q Q D Clock Q Q

22 Flip-Flop Tipo T D Q T Clock T Q ( t + 1 ) T Q Q ( t ) 1 Q ( t ) Q

23 Flip-Flop Tipo T Clock T Q

24 Flip-Flop Tipo JK ( ) ( ) ( ) J D Q Q K Q Q Clock J K Q t + 1 Q t J Q
Q ( t ) J Q 1 1 1 K Q 1 1 Q ( t )

25 Registradores Conjunto de elementos de memória (flip-flops) utilizados para armazenar n bits. Utilizam um único sinal de clock

26 Apresenta o seuinte comportamento:
Shift Register Apresenta o seuinte comportamento: t 1 2 3 4 5 6 7 Q Out = In

27 Shift Register Q Q Q Q 1 2 3 4 In D Q D Q D Q D Q Out Clock Q Q Q Q

28 Shift Register com Carga Paralela
Q 3 2 1 Clock Parallel input Parallel output Shift/Load Serial input D

29 Shift Register Universal
Entrada Serial Deslocamento a Esquerda Deslocamento a Direita Carga Paralela Saída Paralela Exercício: Desenhe o Diagrama do Shift Register Universal de 4 bits.

30 Contadores Assíncronos Síncronos

31 Contadores Contador Binário t 1 2 3 4 5 6 7 Q clk

32 Contador Binário – FF tipo T
Clock Q 1 2 Count 3 4 5 6 7

33 Contador Binário – FF tipo T
Q Clock 1 2 Contador Binário Assíncrono (up-counter)

34 Contador Binário – FF tipo T (down-counter)
Clock Q 1 2 Count 7 6 5 4 3

35 Contador Binário – FF tipo T (down-counter)
Q Clock 1 2 Contador Binário Assíncrono (down-counter)

36 Contadores Síncronos Clock cycle Q Q Q 2 1 Q changes 1 Q changes 1 1 2
Q changes 1 Q changes 1 1 2 2 1 3 1 1 4 1 5 1 1 6 1 1 7 1 1 1 8

37 Contador Binário Síncrono
Clock Q 1 2 Count 3 5 9 12 14 4 6 8 7 10 11 13 15

38 Contador Binário Síncrono
Q Clock 1 2 3

39 Contador Binário Síncrono com enable e clear
Q Clock Enable Clear

40 Contador de 4 bits com FF D
Clock Enable D Q 1 2 3 Output carry Como determinar as funções de exitação de cada FF? Projeto por Inspeção Projeto de Máquina de Estados Finitos (FSM)

41 Contador de 4 bits com FF D com carga paralela
Enable D Q 1 2 3 Load Clock Output carry Contador de 4 bits com FF D com carga paralela

42 Contador Módulo (exp. Módulo 6)
1 2 3 4 5 Clock Count Q

43 Contador Módulo (exp. Módulo 6)
Enable Q 1 2 D Load Clock

44 Contador Módulo 6 com Reset Assíncrono
Q Clock 1 2

45 Contador Módulo 6 com Reset Assíncrono
Clock Q 1 2 Count 3 4 5

46 Contador BCD de 2 Dígitos
Enable Q 1 2 D Load Clock 3 BCD Clear

47 Contador em Anel D Q Clock 1 n – Start

48 Contador Johnson D Q Clock 1 n – Reset

49 Registradores em um Barramento
Data Extern Bus Clock R 1 R 2 Rk R 1 R 1 R 2 R 2 Rk Rk in out in out in out Control circuit Function

50 Registradores em um Barramento

51 Registradores em um Barramento implementado com mux
Bus R 1 R 2 Rk in R 1 in R 2 in Rk Clock Data S Multiplexers S j – 1