Hardware Description Language Aula 9 –Verilog HDL Prof. Afonso Ferreira Miguel, MSc.

Apresentação em tema: "Hardware Description Language Aula 9 –Verilog HDL Prof. Afonso Ferreira Miguel, MSc."— Transcrição da apresentação:

1 Hardware Description Language Aula 9 –Verilog HDL Prof. Afonso Ferreira Miguel, MSc

2 Estrutura Geral

3

4 Sinais x Operações em Verilog

5 Sinais em Verilog Em Verilog, sinais (nós) podem ser de 3 tipos básicos: wire ou tri; wand ou triand; wor ou trior.

6 Tipos de informações em Verilog Vetores unidirecionais Vetores bidirecionais Sinais simples (wire)

7 Especificação de vetores

8 Definição dos sinais input output inout

9 Definição dos sinais

10 Saídas registradas

11

12 Primitivas predefinidas

13 Label Primitiva

14 Atribuições contínuas

15 Funções Lógicas Básicas Exemplos de atribuições: Não esquecer do assign

16 Exercício 1 Implementar e simular um Semi-Somador e um Somador-Completo em Verilog-HDL. –Compilar e simular os circuitos finais Lembrando... Semi somador: S = A XOR B C = A AND B Somador Completo S = (A XOR B) XOR Cin Cout = ((A XOR B) AND Cin) OR (A AND B)

17 Criando primitivas Combinacional Seqüencial

18 Criando primitivas - Combinacionais

19 Instanciando Módulos Conectando porta pela ordem do pino Para instanciar um módulo, basta informar: nome_modulo nome_instancia (parâm.) Obs. Importante: O módulo instanciado e o principal não precisam estar no mesmo arquivo.

20 Instanciando Módulos - Exemplo Conectando porta pela ordem do pino Arquivo teste_xor.v Arquivo teste2.v Mesma ordem dos parâmetros

21 Instanciando Módulos Conectando porta pelo nome Nome do pino no módulo instanciado Nome do pino no módulo principal Neste caso, a ordem não importa

22 Instanciando Módulos Saídas não utilizadas Para instâncias conectadas pela ordem, apenas omitir o parâmetro, deixando a vírgula Para instâncias conectadas pelo nome, apenas omitir o parâmetro

23 Constantes inteiras Inteiros simples Inteiros com tamanho predefinido Inteiros negativos Alta impedância

24 Seleção de bits em um vetor

25 Concatenação

26 Atribuição condicional

27 Abordagem Comportamental

28

29 Flip-flop D Ocorrendo uma rampa positiva em clock, a saída (q) recebe a entrada (d) Importante: Toda variável que recebe atribuição em um always deve ser registrada

30 Abordagem Comportamental Flip-flop D com clear negado Importante: Utilizar parênteses

31 Abordagem Comportamental Latch com clear negado

32 Abordagem Comportamental Contador de 8 bits

33 Abordagem Comportamental Contador de 8 bits com clear

34 Abordagem Comportamental Contador de 8 bits com clear com load

35 Abordagem Comportamental Utilizando o comando FOR

36 Exercício 2 –Implementar em AHDL um contador MOD5 decrescente que realize a contagem (6, 5, 4, 3, 2, 6, 5,...) e tenha um botão de reset (que inicializa com 6).