Tolerância a Falhas em Sistemas Prototipados em FPGAs Tiago Balen CMP251 – Sistemas Confiáveis Maio de 2006.

Apresentação em tema: "Tolerância a Falhas em Sistemas Prototipados em FPGAs Tiago Balen CMP251 – Sistemas Confiáveis Maio de 2006."— Transcrição da apresentação:

1 Tolerância a Falhas em Sistemas Prototipados em FPGAs Tiago Balen CMP251 – Sistemas Confiáveis Maio de 2006

2 Sumário Introdução: Single Event Upset / Transient Arquitetura típica dos FPGAs Tipos de Falhas, SEU / SETs Técnicas de TF utilizadas Conclusões

3 As Dimessões do Problema Circuitos de nova geração com escalas nanométricas (referência ao canal do transistor). 0,0529 nm 40 nm Tamanho do gate Átomo de hidrogênio 756 x

4 As Dimessões do Problema Energia para mudar um transistor de estado passa a ser equivalente a de algumas formas de interferência Partículas de alta energia (prótons e nêutrons, por exemplo) Íons livres + + + - - - - + Single Event Transient Single Event Upset

5 FPGAS Field Programmable Gate Arrays Arrays lógicos programáveis em campo Milhares de portas lógicas e elementos de memória Alternativa à customização de projetos digitais Prototipação rápida e flexibilização

6 FPGAs Flexibilização de projeto Prototipação Rápida Reconfigurabilidade –Controle Adapatativo –Hardware Evolutivo Características que podem contemplar aplicações espaciais e aviônicas

7 FPGAs Arquitetura básica de um FPGA Milhares de CLBs ~80 a 90% da área de um FPGA é destinada ao roteamento

8 FPGAs CLBs – Configurable Logic Blocks Bloco lógico configurável É o elemento básico (principal) de um FPGA Look-Up Table Flip-Flop Estado Vdd Entradas Clock Enable

9 Descrição de hardware HDLs – Hardware Description Languages Linguagens de descrição de Hardware Padronização de projetos Ferramentas de CAD/EDA VHDL, Verilog Bitstream de configuração armazenado na memória de configuração dos dispositivos: SRAM

10 Faults in FPGAs ff F1 F2 F3 F4 Configuration Memory Cell M M M M MMMM LUT BlockRAM SEU (Bit flip) clk E1 E2 E3 E1 E2 E1 E3 E2 E3 Permanent faults: same ASIC models apply But for transients... Virtex (Xilinx) FPGA building blocks:

11 Effect of Transients in SRAM-based FPGAs ff F1 F2 F3 F4 Configuration Memory Cell M M M M MMMM LUT BlockRAM SEU (Bit flip) clk E1 E2 E3 E1 E2 E1 E3 E2 E3 Possible Bit flip Transient effect Corrected at the next load Virtex (Xilinx) CLB Comb. Logic: ~0.5 % of the FPGA sensitive area

12 Effect of Transients in SRAM-based FPGAs ff F1 F2 F3 F4 Configuration Memory Cell M M M M MMMM LUT BlockRAM SEU (Bit flip) clk E1 E2 E3 E1 E2 E1 E3 E2 E3 Bit flip Transient effect Corrected at the next load Virtex (Xilinx) CLB Flip-flops: ~0.5 % of the FPGA sensitive area

13 Effect of Transients in SRAM-based FPGAs ff F1 F2 F3 F4 Configuration Memory Cell M M M M MMMM LUT BlockRAM SEU (Bit flip) clk E1 E2 E3 E1 E2 E1 E3 E2 E3 Bit flip Permanent effect Corrected by reconfiguration Virtex (Xilinx) CLB LUTs: ~8% of the FPGA sensitive area

14 Effect of Transients in SRAM- based FPGAs ff F1 F2 F3 F4 Configuration Memory Cell M M M M MMMM LUT BlockRAM SEU (Bit flip) clk E1 E2 E3 E1 E2 E1 E3 E2 E3 Virtex (Xilinx) Short or open circuit Corrected by reconfiguration Routing and CLB customization: ~91.0 % of the FPGA sensitive area

15 Técnicas de TF Hardenig by technology –Diferentes materias e tecnologias, p. ex.: SOI Hardenig by design –TMR + voting nos blocos de memória –ECC Hardenig by system –Redundância de Hardware: lógicas combinacional e sequencial –Redundância Temporal

16 Técnicas de TF: System Level Redundância de hardware: –Logica sequencial apenas: protege de SEUs –Logica combinacional apenas: protege de SETs Redundância temporal –Protege de SETs

17 Conclusões FPGA: importante plataforma de projeto SEUs e SETs com maior probabilidade de ocorrência devido as dimensões reduzidas dos transistores Recursos programáveis podem ser utilzados na implementação de redundância em sisetmas implementados em FPGA

18 Referências F. L. Yang, R. A. Saleh. Simulation and Analysis of Transient Faults in Digital Circuits. IEEE Journal of Solid-State Circuits, Vol. 27, No. 3, March 1992. A. Anghel, D. Alexandrescu, M Nicolaidis. Evaluation of a Soft Error Tolerance technique based on Time and or Hardware Redundancy. Proc. of IEEE Integrated Circuitsand Systems Design (SBCCI), pp. 237-242, Sept. 2000. C. Carmichael. Triple Module Redundancy Design Techniques for Virtex Series FPGA. Xilinx Application Notes 197, v1.0, Mar. 2001. F. Lima, L. Carro, R. Reis. Designing Fault Tolerant Systems into SRAM- based FPGAs. Proc. of Design Automation Conferece (DAC03), pp. 250- 255, 2003.