Disciplina: Computação Reconfigurável Aulas teóricas: 2 horas por semana Aulas práticas: 2 horas por semana Regente:Valeri Skliarov Área:FPGAs (desenvolvimento,

Apresentação em tema: "Disciplina: Computação Reconfigurável Aulas teóricas: 2 horas por semana Aulas práticas: 2 horas por semana Regente:Valeri Skliarov Área:FPGAs (desenvolvimento,"— Transcrição da apresentação:

1 Disciplina: Computação Reconfigurável Aulas teóricas: 2 horas por semana Aulas práticas: 2 horas por semana Regente:Valeri Skliarov Área:FPGAs (desenvolvimento, projetos, aplicações) Avaliação contínua Field-Programmable Gate Arrays

2 Se um(a) aluno(a) tiver mais de 20% de faltas não pode ser avaliado(a) (não poderá fazer o exame)

3 Bibliografia principal: 1.Página da disciplina: http://www.ieeta.pt/~skl 2. Publicações referenciadas em http://www.ieeta.pt/~skl/Research/Papers/Tut.ppt 3. Pong P. Chu, FPGA Prototyping Using VHDL Examples: Xilinx Spartan-3 Version, Jonh Willey & Sons, 2008. 4. I.Skliarova, V.Skliarov, A.Sudnitson, “Design of FPGA- based Circuits using Hierarchical Finite State Machines”, TUT press, 2012 (March-April).

4 Regras de avaliação 1.Avaliação inclui 4 componentes que são as seguintes: a.Avaliação intermédia 1 (depois de 4 semanas) – 25 %; b.Avaliação intermédia 2 (depois de 8 semanas) – 25 %; c.Avaliação intermédia 3 (depois de 12 semanas) – 25 %; d.Avaliação das aulas práticas feita pelo professor – 25 %. 2.Os alunos que receberem 15 ou mais na avaliação intermédia 1, avaliações intermédias 2 e 3 podem ser substituídas por mini projeto que deve ser acabado até ao final do semestre. Exemplos de mini projetos: - ordenação de dados utilizando vários algoritmos em software e em hardware e comparação de resultados; - procura de dados numa estrutura (array) em software e em hardware e comparação de resultados; - criação de software para comunicar com FPGAs (enviar/receber dados, preencher memórias, verificar vários circuitos, etc.); - outros tipos que podem ser discutidos.

5 Relação com teses de Mestrado Se alguém quiser fazer tese de mestrado nesta área, podemos discutir o tema durante este semestre. O próprio trabalho pode ser proposto e escolhido agora com as vantagens seguintes: 1.Pode escolher e começar trabalhar agora que vai garantir sucesso no final do curso; 2.Temos colaboração internacional com Universidades de Talim (Estónia), Tampere (Finlândia), e algumas outras. O trabalho pode ser orientado por professores de várias universidades; 3.O aluno que vai trabalhar sobre a tese vai receber durante o tempo de trabalho: um computador portátil, uma placa com FPGA e pode trabalhar no IEETA na sala 0.24; 4.Vamos fazer enforço para publicar os resultados de trabalho nas conferências internacionais e numa revista nacional. 5.As áreas de trabalho vão ser indicadas na próxima página.

6 Áreas de trabalho 1.Comparação de vários algoritmos computacionais implementados em software de uso geral (C/C++ ou Java) e em hardware (em FPGA) ou micro controladores programados a partir de linguagem C. 2.Aceleradores de software de uso geral utilizando FPGAs e computação reconfigurável; 3.Ambiente para interacção de software de uso geral e hardware (FPGAs); 4.Implementação de algoritmos computacionais em software de uso geral e em hardware (possivelmente uma parte pode ser implementada em software e outra em hardware). Comparação de resultados e escolha do método óptimo do ponto de vista de vários critérios. As tarefas podem ser ajustadas de acordo com interesses de alunos