G1 = 0,16(P1 + P2 + P3 + P4 + P5) + 0,2(TrabFinal)

Apresentação em tema: "G1 = 0,16(P1 + P2 + P3 + P4 + P5) + 0,2(TrabFinal)"— Transcrição da apresentação:

1 G1 = 0,16(P1 + P2 + P3 + P4 + P5) + 0,2(TrabFinal)
EE141 CRONOGRAMA DA DISCIPLINA DE MICROELETRÔNICA EE (4458-G) Prof. Dr. Fabian Vargas G1 = 0,16(P1 + P2 + P3 + P4 + P5) + 0,2(TrabFinal)

2 Bibliografia (Livros):
“Digital Integrated Circuits: a design perspective”, Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic. 2nd edition. “Principles of CMOS VLSI Design: A Systems Perspective”, Neil Weste, Kamran Eshraghian. Addison Wesley Publishing Company. “Microeletrônica – Volume 2”, Adel S. Sedra, Kenneth C. Smith. Makron Books do Brasil Ltda (Ver Cap. 1.3: Circuitos Digitais MOS, ; Anexo A: Tecnologia de Fabricação de Circuitos Integrados, )

3 Bibliografia (Sites):
(Microprocessors Through the Ages) (Chip Shots Gallery) (Chip Shots Gallery) (INTEL in your Community) (CMOS Fabrication Process & Design Rules) (CMOS Fabrication Process & Design Rules) (CMOS Inverter Fabrication Process)

4 The Transistor Revolution
EE141 The Transistor Revolution First transistor Bell Labs, 1948

5 The First Integrated Circuits
EE141 The First Integrated Circuits Bipolar logic 1960’s ECL 3-input Gate Motorola 1966

6 Intel 4004 Micro-Processor
EE141 Intel 4004 Micro-Processor 1971 1000 transistors 1 MHz operation

7 Intel Pentium (IV) microprocessor
EE141 Intel Pentium (IV) microprocessor

8 EE141 Moore’s Law In 1965, Gordon Moore noted that the number transistors on a chip doubled every 18 to 24 months. He made a prediction that semiconductor technology will double its effectiveness every 18 months

9 EE141 Moore’s Law Electronics, April 19, 1965.

10 Evolution in Complexity
EE141 Evolution in Complexity

11 Transistor Counts 1 Billion Transistors K 1,000,000 100,000 10,000
EE141 Transistor Counts 1 Billion Transistors K 1,000,000 100,000 Pentium® III 10,000 Pentium® II Pentium® Pro 1,000 Pentium® i486 i386 100 80286 10 8086 Source: Intel 1 1975 1980 1985 1990 1995 2000 2005 2010 Projected Courtesy, Intel

12 Moore’s law in Microprocessors
EE141 Moore’s law in Microprocessors 1000 2X growth in 1.96 years! 100 10 P6 Pentium® proc Transistors (MT) 1 486 386 0.1 286 Transistors on Lead Microprocessors double every 2 years 8086 8085 0.01 8080 8008 4004 0.001 1970 1980 1990 2000 2010 Year Courtesy, Intel

13 Die size grows by 14% to satisfy Moore’s Law
EE141 Die Size Growth 100 P6 Pentium ® proc Die size (mm) 486 10 386 286 8080 8086 8085 ~7% growth per year 8008 ~2X growth in 10 years 4004 1 1970 1980 1990 2000 2010 Year Die size grows by 14% to satisfy Moore’s Law Courtesy, Intel

14 Lead Microprocessors frequency doubles every 2 years
EE141 Frequency 10000 Doubles every 2 years 1000 P6 100 Pentium ® proc Frequency (Mhz) 486 10 386 8085 8086 286 1 8080 8008 4004 0.1 1970 1980 1990 2000 2010 Year Lead Microprocessors frequency doubles every 2 years Courtesy, Intel

15 Lead Microprocessors power continues to increase
EE141 Power Dissipation 100 P6 Pentium ® proc 10 486 286 Power (Watts) 8086 386 8085 1 8080 8008 4004 0.1 1971 1974 1978 1985 1992 2000 Year Lead Microprocessors power continues to increase Courtesy, Intel

16 Power will be a major problem
EE141 Power will be a major problem 100000 18KW 5KW 10000 1.5KW 1000 500W Pentium® proc Power (Watts) 100 286 486 8086 10 386 8085 8080 8008 1 4004 0.1 1971 1974 1978 1985 1992 2000 2004 2008 Year Power delivery and dissipation will be prohibitive Courtesy, Intel

17 Power density too high to keep junctions at low temp
10000 Rocket Nozzle 1000 Nuclear Reactor Power Density (W/cm2) 100 8086 10 Hot Plate 4004 P6 8008 8085 386 Pentium® proc 286 486 8080 1 1970 1980 1990 2000 2010 Year Power density too high to keep junctions at low temp Courtesy, Intel

18 Not Only Microprocessors
EE141 Not Only Microprocessors Analog Baseband Digital Baseband (DSP + MCU) Power Management Small Signal RF RF Cell Phone Digital Cellular Market (Phones Shipped) Units 48M 86M 162M 260M 435M (data from Texas Instruments)

19 Complexity outpaces design productivity
EE141 Productivity Trends Logic Transistor per Chip (M) 10,000,000 10,000 1,000 100 10 1 0.1 0.01 0.001 100,000,000 0.01 0.1 1 10 100 1,000 10,000 100,000 Logic Tr./Chip 1,000,000 10,000,000 Tr./Staff Month. 100,000 1,000,000 Complexity 58%/Yr. compounded 10,000 (K) Trans./Staff - Mo. Productivity 100,000 Complexity growth rate 1,000 10,000 x x 100 1,000 x x 21%/Yr. compound x x x Productivity growth rate x 10 100 1 10 2003 1981 1983 1985 1987 1989 1991 1993 1995 1997 1999 2001 2005 2007 2009 Source: Sematech Complexity outpaces design productivity Courtesy, ITRS Roadmap

20 Why Scaling? Technology shrinks by 0.7/generation
EE141 Why Scaling? Technology shrinks by 0.7/generation With scaling, every generation can integrate 2x more functions per chip; chip cost does not increase significantly Cost of a function decreases by 2x But … How to design chips with more and more functions? Design engineering population does not double every two years… Hence, a need for more efficient design methods Exploit different levels of abstraction

21 Design Abstraction Levels
EE141 Design Abstraction Levels SYSTEM MODULE + GATE CIRCUIT DEVICE G S D n+ n+

22 EE141 Design Metrics How to evaluate performance of a digital circuit (gate, block, …)? Cost Reliability Scalability Speed (delay, operating frequency) Power dissipation Energy to perform a function

23 Cost of Integrated Circuits
EE141 Cost of Integrated Circuits NRE (non-recurrent engineering) costs design time and effort, mask generation one-time cost factor Recurrent costs silicon processing, packaging, test proportional to volume proportional to chip area

24 EE141 NRE Cost is Increasing

25 Die Cost Single die Wafer Going up to 12” (30cm)
EE141 Die Cost Single die Wafer Going up to 12” (30cm) From

26 EE141 Cost per Transistor cost: ¢-per-transistor 1 Fabrication capital cost per transistor (Moore’s law) 0.1 0.01 0.001 0.0001 1982 1985 1988 1991 1994 1997 2000 2003 2006 2009 2012

27 EE141 Yield Simplified Form Complete Form

28 EE141 Defects a is approximately 2

29 Some Examples (1994) Chip Metal layers Line width Wafer cost Def./ cm2
Area mm2 Dies/wafer Yield Die cost 386DX 2 0.90 $900 1.0 43 360 71% $4 486 DX2 3 0.80 $1200 81 181 54% $12 Power PC 601 4 $1700 1.3 121 115 28% $53 HP PA 7100 $1300 196 66 27% $73 DEC Alpha 0.70 $1500 1.2 234 53 19% $149 Super Sparc 1.6 256 48 13% $272 Pentium 1.5 296 40 9% $417

30 Diâmetro do Wafer (pol) Rendimento do Processo (%)
Exercícios: 1) A cada nova geração, as pastilhas de circuitos de circuitos integrados DRAM têm significantemente aumentado. No entanto, o rendimento do processo destes circuitos tem permanecido aproximadamente o mesmo (43% a 48%). A tabela a seguir mostra alguns dados estatísticos referentes à produção de memórias DRAMs entre 1980 e 1992. Ano Capacidade (KBytes) Área da Pastilha (cm2) Diâmetro do Wafer (pol) Rendimento do Processo (%) 1980 64 0,16 5 48 1983 256 0,24 46 1985 1024 0,42 6 45 1989 4096 0,65 43 1992 16384 0,97 8 a) Dado o aumento de área da pastilha de memórias DRAM, qual o parâmetro que deve ser melhorado para se manter o mesmo rendimento? b) Qual é o melhoramento calculado para aquele parâmetro entre 1980 e 1992?

31 Respostas para a questão (b):
1980: 5,61 1983: 3,95 1985: 2,33 1989: 1,61 1992: 0,91 2) Qual é o custo aproximado de uma pastilha de R4000 no wafer mostado à esquerda na Fig. 1? Assuma que o wafer de 6 polegadas custa US$750,00 e que a densidade de defeito é 2/cm2. Use o número de pastilhas indicado nesta figura. Resp.: USD 47,64. 3) Mesmo exercício que o anterior, mas utilizando o wafer da direita (R3000). Resp.: USD 8,76.

32 Fig. 1. Fotografia de um wafer de 6 polegadas contendo microprocessadores MIPS R4000 (esquerda) e um wafer de 6 polegadas contendo microprocessadores MIPS R3000 (direita). O número de pastilhas do R3000 no wafer da direita, para um rendimento de 100%, é Cada pastilha mede 0,8 x 0,9cm2 e contem cerca de transistores. O número de pastilhas do R4000 no wafer da esquerda, para um rendimento de 100%, é de 59. O tamanho da pastilha é 1,5 x 1,1cm2 e cada pastilha contem cerca de 1,3 milhão de transistores. Alguns dos chips do R3000 colocados nas bordas do wafer não serão utilizados; eles foram incluídos porque é mais fácil para se criar as máscaras para imprimir o circuito no silício. Os retângulos "vazios" em ambos wafers contém circuitos de teste usados para rapidamente se testar o wafer. O wafer do MIPS R4000 tem quatro circuitos de teste adicionais nas bordas.

33 3) Se se considerar as demais variáveis como constantes, qual é a relação approximada entre o custo e a área da pastilha? Resp.: 3

34 EE141 Concepção de Circuitos Integrados Transistor

35 Materiais Semicondutores
EE141 Materiais Semicondutores Neutron Próton Núcleo Elétron Átomo de Silício • Grande estabilidade física e química em temperatura ambiente • 4 elétrons na órbita externa: valência 4 • Permite uma obtenção “natural” do SiO2 - óxido de silício

36 Materiais Semicondutores
EE141 Materiais Semicondutores Si Cristal de Silício Monocristal: Silício Monocristalino - estrutura regular e homogênea - ligações covalentes - material quimicamente estável Em estado puro (intrínsico): - mal condutor a temperatura ambiente - isolante a baixas temperaturas Aumento da temperatura: - provoca quebra das ligações - um elétron livre provoca a formação de uma lacuna - ocorre a geração de pares elétrons-buracos Si Si Si Si

37 Materiais Semicondutores
EE141 Materiais Semicondutores Mobilidade dos elétrons Mobilidade dos buracos µn µp OBS: Cerca de 3 vezes para o silício e 30 vezes para o AsGa Resistividade: capacidade de um material veicular corrente depende: - concentração de portadores (que por sua vez, depende: temperatura, dopagem) - mobilidade dos portadores no material Dopantes: átomos com excesso de elétrons ou de lacunas dopantes do tipo P: falta de elétrons (receptor de é, pFET) ex.: boro (3A) dopantes do tipo N: excesso de elétrons (doador de é, nFET) ex.: fósforo (5A)

38 Materiais Semicondutores
Ver Tabelas Periódicas em:

39 Transistor MOS Metal Óxido de Silício SiO2
EE141 Transistor MOS Estruturas MOS Metal Óxido de Silício SiO2 Semicondutor -> (Germânio ou Silício Monocristalino) Silício Policristalino -> CONDUTOR Óxido de Silício SiO2 -> ISOLANTE Silício Monocristalino -> SEMICONDUTOR

40 Transistor MOS N N P N Poli Silício Policristalino Óxido de Silício
EE141 Transistor MOS Silício Policristalino Óxido de Silício SiO2 N N Corte transversal Silício Monocristalino P “Difusão N” Substrato P Vista de topo N Poli

41 Transistor MOS (nFET) Fonte canal Dreno “Difusão N” N N P Substrato P
EE141 Transistor MOS (nFET) Fonte Grade canal Dreno “Difusão N” N N corte P Substrato P Contato planta baixa N nFET

42 Transistor MOS (nFET) N P “Difusão N” nFET canal “aberto” (OFF) Fonte
EE141 Transistor MOS (nFET) N P “Difusão N” Gate = 0 V canal “aberto” (OFF) Fonte Dreno Gate = VCC canal “fechado” (ON) nFET

43 Transistor MOS (pFET) P “Difusão P” pFET canal “aberto” (OFF) Fonte
Dreno Gate = VCC canal “aberto” (OFF) N Well Gate = 0 V canal “fechado” (ON) pFET