VII Semana de Iniciação Científica do CBPF

Apresentação em tema: "VII Semana de Iniciação Científica do CBPF"— Transcrição da apresentação:

1 VII Semana de Iniciação Científica do CBPF
Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica – CEFET/RJ 9º Período Orientador: Prof. Nilton Alves

2 Índice Definição Desempenho com base nas Tecnologias: - CISC - RISC
- EPIC - MMX - CACHE - CCI CONCLUSÃO

3 Definição São circuitos integrados passíveis de serem programados para executar uma tarefa predefinida, basicamente manipulando e processando dados.

4 Tecnologia RISC (Reduced Instruction Set Computing)
(Complex Instruction Set Computing) São tecnologias caracterizadas pelas instruções complexas, que são decodificadas através de uma Rom de microcódigos. Tecnologia CISC É uma tecnologia caracterizada pelas instruções simples, decodificadas através do compilador . Tecnologia RISC (Reduced Instruction Set Computing)

5 Divisão da CPU 70% 30% Unidade de Execução Unidade de Controle
Processamento de Instruções 30% - Validade das instruções - decodifica - Dependência das instruções - Sequências das instruções - Arrumação das instruções de forma a tirar o máximo do desempenho da unidade de execução 70%

6 Características CISC/RISC
Instruções complexas, cada uma executada em vários ciclos. Instruções simples, cada uma executada em um único ciclo. Pipeline reduzido. Projeto usando um enorme pipeline. Instruções com grande variedade de formato. Instruções com formato fixo Complexidade está no microcódigo. Complexidade foi transferida para o compilador Um único conjunto de registradores. Vários conjuntos de registradores

7 Arquitetura CISC/RISC
Barramentos Unidade de Busca de Instruções Decodificador Decodificador simples 1 micro – OP P/período Decodificador simples 1 micro – OP P/período Decodificador Complexo 1 a 4 micro – OPs P/período Sequênciador de Instruções (mais de 4 micro – OPs) NÚCLEO RISC

8 Arquitetura EPIC (Explicity Parallel Instruction Computing)
Cabeçalho Instrução 1 Instrução 2 Instrução 3 8 bits 40 bits 40 bits 40 bits Formato das instruções Opcode Predicate GPR GPR GPR 13 bits 6 bits 7 bits 7 bits 7 bits Formato individual de cada instrução

9 Tecnologia MMX SIMD (Single Instruction, Multiple Data)
Instrução tradicional Instrução MMX Dado A ( 8 bits) + Dado B ( 8 bits) = Resultado A + B (8 bits) A1 B1 C1 D1 E1 F 1 G1 H1 + A2 B2 C2 D2 E2 F2 G2 H2 = A1+ B1+ C1+ D1+ E1+ F1+ G1+ H1+

10 Performance Com programas MMX, segundo a Intel

11 Ciclo mínimo de acesso á memória
Memória CACHE Ciclo mínimo de acesso á memória CPU RAM

12 Performance Cache CPU Barramento

13 Construção de Circuitos Integrados
Tensão de alimentação Dissipação de potência Dimensões das linhas

14 Diagrama Tecnologia/velocidade da CPU
Diminuição do Tamanho Permite aumentar Relógio (MHz) aumenta Geração de Calor diminui Diminuição da Alimentação Remoção do Calor solicita dificulta

15 Conclusões Os PCs são construídos com diversos processadores da Intel ou compatíveis, que vão desde o inicial 8086 até o atual Pentium III. O desempenho desses microprocessadores é diferenciado por um certo número de parâmetros, tais como: novas instruções; novas tecnologias; Velocidade do relogio da CPU; Quantos períodos de relogio são necessárias para executar uma instrução;

16 Coordenação de Atividades Técnicas