A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica.

Apresentações semelhantes


Apresentação em tema: "VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica."— Transcrição da apresentação:

1 VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica – CEFET/RJ 9º Período Orientador: Prof. Nilton Alves

2 Índice  Definição  Desempenho com base nas Tecnologias: - CISC - RISC - EPIC - MMX - CACHE - CCI  CONCLUSÃO

3 Definição São circuitos integrados passíveis de serem programados para executar uma tarefa predefinida, basicamente manipulando e processando dados.

4 Tecnologia RISC (Reduced Instruction Set Computing) É uma tecnologia caracterizada pelas instruções simples, decodificadas através do compilador. (Complex Instruction Set Computing) São tecnologias caracterizadas pelas instruções complexas, que são decodificadas através de uma Rom de microcódigos. Tecnologia CISC

5 Divisão da CPU Unidade de Execução Unidade de Controle Processamento de Instruções 30% - Validade das instruções - decodifica - Dependência das instruções - Sequências das instruções - Arrumação das instruções de forma a tirar o máximo do desempenho da unidade de execução 70%

6 Características CISC/RISC CISCRISC Instruções complexas, cada uma executada em vários ciclos. Instruções simples, cada uma executada em um único ciclo. Pipeline reduzido.Projeto usando um enorme pipeline. Instruções com grande variedade de formato. Instruções com formato fixo Complexidade está no microcódigo.Complexidade foi transferida para o compilador Um único conjunto de registradores. Vários conjuntos de registradores

7 Arquitetura CISC/RISC Unidade de Busca de Instruções Sequênciador de Instruções (mais de 4 micro – OPs) NÚCLEO RISC Decodificador simples 1 micro – OP P/período Decodificador simples 1 micro – OP P/período Decodificador Complexo 1 a 4 micro – OPs P/período Decodificador Barramentos

8 Arquitetura EPIC (Explicity Parallel Instruction Computing) Formato das instruções CabeçalhoInstrução 1Instrução 2Instrução 3 8 bits40 bits OpcodePredicateGPR 13 bits6 bits7 bits Formato individual de cada instrução

9 Tecnologia MMX SIMD (Single Instruction, Multiple Data) •Instrução tradicional•Instrução MMX Dado A ( 8 bits ) + Dado B ( 8 bits) = Resultado A + B (8 bits) A1 B1 C1D1E1F 1G1H A2B2C2D2E2F2G2H2 ======== A1 + A2 B1 + B2 C1 + C2 D1 + D2 E1 + E2 F1 + F2 G1 + G2 H1 + H2

10 Performance Com programas MMX, segundo a Intel

11 Memória CACHE RAMCPU Ciclo mínimo de acesso á memória

12 Performance Cache CPU Barramento

13 Construção de Circuitos Integrados •Tensão de alimentação •Dissipação de potência •Dimensões das linhas

14 Diagrama Tecnologia/velocidade da CPU Diminuição do Tamanho Relógio (MHz) Remoção do Calor Diminuição da Alimentação Geração de Calor aumentadiminuiPermite aumentar solicit a dificulta

15 Conclusões  Os PCs são construídos com diversos processadores da Intel ou compatíveis, que vão desde o inicial 8086 até o atual Pentium III. O desempenho desses microprocessadores é diferenciado por um certo número de parâmetros, tais como:  novas instruções;  novas tecnologias;  Velocidade do relogio da CPU;  Quantos períodos de relogio são necessárias para executar uma instrução;

16


Carregar ppt "VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica."

Apresentações semelhantes


Anúncios Google