A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW1 Arquitetura de Sistemas Operacionais Técnico em Informática Turmas: MBI1 e NBI1.

Apresentações semelhantes


Apresentação em tema: "Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW1 Arquitetura de Sistemas Operacionais Técnico em Informática Turmas: MBI1 e NBI1."— Transcrição da apresentação:

1 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW1 Arquitetura de Sistemas Operacionais Técnico em Informática Turmas: MBI1 e NBI1 Conceitos de Hardware e Software

2 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW2 Sumário Hardware –Processador, memória principal, cache e memória secundária –Dispositivos de E/S e barramento –Pipelining e arquiteturas RISC e CISC –Análise de desempenho Software –Compilador, interpretador e linker –Loader e depurador –Interpretador de comandos e linguagem de controle –Ativação/desativação do sistema

3 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW3 Hardware Sistema computacional

4 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW4 Processador Unidade Central de Processamento (UCP) Unidade de Controle (UC) Unidade Lógica e Aritmética (ULA) Clock Registradores –CI ou PC –AP ou SP –PSW (registrador de status)

5 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW5 Processador Unidade Central de Processamento (UCP) –Gerencia todo o sistema computacional –Composto por: Unidade de controle (UC) Unidade lógica e aritmética (ULA) Registradores

6 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW6 Processador Unidade de Controle (UC) Gerencia as atividades de todos os componentes do computador, como gravação de dados em disco ou a busca de instruções na memória

7 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW7 Processador Unidade Lógica e Aritmética (ULA) –Responsável por operações lógicas (testes e comparações) e aritméticas (expressões matemáticas)

8 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW8 Processador Clock –A Unidade de Controle da UCP envia a todos os componentes do computador um sinal elétrico regular - o pulso de "clock" - que fornece uma referência de tempo para todas as atividades e permite o sincronismo das operações internas. O clock é um pulso alternado de sinais de tensão, gerado pelos circuitos de relógio (composto de um cristal oscilador e circuitos auxiliares).

9 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW9 Processador Registradores –Dispositivos com a função principal de armazenar dados temporariamente. Memória de alta velocidade interna do processador. Capacidade de armazenamento baixa e alto custo –Tipos de registradores: Contador de instruções (CI) ou program counter (PC) –Contém o endereço da próxima instrução que o processador deve buscar e executar Apontador da pilha (AP) ou stack pointer (SP) –Contém o endereço de memória do topo da pilha, estrutura de dados onde o SO mantém informações sobre os programas que estão sendo executados e foram interrompidos Registrador de status ou program status word (PSW) –Armazena informações sobre a execução de instruções, como a ocorrência de overflow

10 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW10 overflow Na informática, buffer overflow ou transbordamento de dados acontece quando o tamanho de um buffer ultrapassa sua capacidade máxima de armazenamento. Se o programa não foi adequadamente escrito, esse excesso de dados pode acabar sendo armazenado em áreas de memória próximas, corrompendo dados ou travando o programa.

11 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW11 Memória Principal Memória principal com 64 Kbytes

12 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW12 Memória Principal Memória principal com 64 Kbytes –Composta por unidades de acesso chamadas células. Cada célula é composta por um determinado número de bits –O acesso ao conteúdo de uma célula é realizado através da especificação de um endereço (ponteiro) –A memória principal é caracterizada pela volatilidade

13 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW13 Memória Cache Volátil Alta velocidade Pequena capacidade Alto custo Cache hit (dado encontrado na memória cache) e cache miss (dado não encontrado em cache, a busca é efetuada na memória principal)

14 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW14 Memória Secundária Rel. dispositivos de armazenamento

15 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW15 Dispositivos de E/S Memória secundária –Discos –Fitas magnéticas Interface usuário-máquina –Teclados –Monitores –Impressoras –Plotters

16 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW16 Barramento Barramentos UCP-memória-E/S

17 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW17 Barramento Barramento de backplane

18 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW18 Barramento Barramento ou bus é um meio físico de comunicação entre as unidades funcionais de um sistema computacional São classificados em 3 tipos: –Processador-memória Curta extensão e alta velocidade. Transferência de informação entre processador e memória. Ex.: PCI –E/S Possuem maior extensão e permitem a conexão de diferentes dispositivos. Ex.: SCSI –Backplane O barramento E/S não se conecta diretamente ao barramento processador-memória. O barramento de backplane é utilizado para efetuar esta conexão. A vantagem é a redução do número de adaptadores existentes no barramento processador-memória e baixo custo.

19 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW19 Pipelining Pipeline em quatro estágios

20 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW20 Arquiteuras RISC e CISC Máquina de níveis

21 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW21 Arquiteuras RISC e CISC RISC (Reduced Instruction Set Computer) –Possui poucas instruções de máquina –Geralmente estas instruções não acessam a memória principal –Grande número de registradores –Devido às características acima, a implementação do pipelining é facilitada

22 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW22 Arquiteuras RISC e CISC CISC (Complex Instruction Set Computer) –Possui instruções complexas que são interpretadas por microprogramas –Pequeno número de registradores –Devido às características acima, a implementação do pipelining é dificultada

23 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW23 Tradutor Tradutor: montador e compilador

24 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW24 Linker

25 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW25 Depurador Permite acompanhar a execução de um programa e detectar erros Visualização e alteração de variáveis Breakpoints - Pontos de paradas dentro do sistema Watchpoints – Alerta quando o conteúdo de uma variável for alterada.

26 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW26 Interpretador de Comandos Interpretador de comandos ou shell permite ao usuário interagir com o sistema

27 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW27 Ativação/Desativação do SO Ativação do sistema

28 Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW28 Lista 2


Carregar ppt "Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW1 Arquitetura de Sistemas Operacionais Técnico em Informática Turmas: MBI1 e NBI1."

Apresentações semelhantes


Anúncios Google