A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

Altera NIOS II: uma breve introdução Aluno: Antônio Pereira Disciplina: Arquiteturas Reconfiguráveis Professor: Ivan Saraiva.

Apresentações semelhantes


Apresentação em tema: "Altera NIOS II: uma breve introdução Aluno: Antônio Pereira Disciplina: Arquiteturas Reconfiguráveis Professor: Ivan Saraiva."— Transcrição da apresentação:

1 Altera NIOS II: uma breve introdução Aluno: Antônio Pereira Disciplina: Arquiteturas Reconfiguráveis Professor: Ivan Saraiva

2 Introdução Nios II Processor System: – Computer on a chip – Características 32 registradores de 32 bits de propósito geral 32 fontes de interrupção Instruções dedicadas para cálculo de multiplicações de 32, 64 e 128 bits Acesso a periféricos internos e externos Módulo de debug Ambiente de desenvolvimento baseada no GNU C/C++ e no Eclipse IDE

3 Introdução

4 Mas porque reconfigurável? Processador reconfigurável – Características do sistema podem ser adicionadas ou removidas com objetivo de performance ou mesmo de custo Conjunto de periféricos e mapa de endereçamento flexíveis Instruções personalizadas Geração automatizada de sistemas (SOPC Builder)

5 Arquitetura do processador Registradores uso geral ULA Interface para instruções personalizadas Controlador de Exceção Controlador de Interrupção Barramento de instruções e de dados Memória cache de instruções e de dados Módulo de debug JTAG

6 Arquitetura do processador

7 Módulos do core do processador – Implementação em hardware/software Registradores – Supervisão e modos de permissão do usuário ULA – Operações aritméticas, relacionais, lógicas e de deslocamento Instruções personalizadas – Conexão com circuito externo que implemente a instrução

8 Arquitetura do processador Exceções e interrupções – Um único endereço de exceção – 32 interrupções externas habilitadas individualmente

9 Organização da Memória e I/O

10 Não há limitação quanto à existência de periféricos e memória, no que tange: – Tipo – Tamanho – Conexões As limitações são relativas ao sistema a ser desenvolvido

11 Organização da Memória e I/O Cache – Melhorar a média de tempo de acesso à dispositivos – Gerenciamento por software, permitindo bypassar a cache

12 Mapa de endereçamento Definidos no projeto Podem definir endereços para – Reset – Tratamento de exceções – Break handler

13 Módulo JTAG Permite o teste de programas no chip, controlando remotamente a partir de um PC Facilidades: – Carregamento de programas – Início e fim de execução – Uso de watchpoints e breakpoints – Acesso à registradores e memória – Coleta de dados em tempo-real

14 Modos de operação Modo supervisório Modo de usuário Modo debug

15 Tipos de exceção Interrupção por Hardware Trap (armadilha) Instruções não implementadas Exceções aninhadas

16 Modos de endereçamento suportados Endereçamento dos registradores Relativo Imediato (constantes) Indireto Absoluto

17 Conjunto de instruções Formato I Formato R Formato J

18 Suporte ao uso de periféricos Controladores DMA, SDRAM JTAG UART UART Timers Avalon Bus

19

20 Ambiente de Desenvolvimento NIOS II IDE Ferramentas (compilador - incluindo makefile, assember e linker) baseadas nos padrões GNU Simulador do conjunto de instruções Biblioteca para abstração de hardware (periféricos) Pilha TCP/IP e RTOS Exemplos de projeto


Carregar ppt "Altera NIOS II: uma breve introdução Aluno: Antônio Pereira Disciplina: Arquiteturas Reconfiguráveis Professor: Ivan Saraiva."

Apresentações semelhantes


Anúncios Google