A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

Parte 6 - Introdução a FPGAs (Continuação: Alterações no Projeto do Somador da Parte 5) LABORG 06/abril/2009 Fernando Gehm Moraes César Augusto Missio.

Apresentações semelhantes


Apresentação em tema: "Parte 6 - Introdução a FPGAs (Continuação: Alterações no Projeto do Somador da Parte 5) LABORG 06/abril/2009 Fernando Gehm Moraes César Augusto Missio."— Transcrição da apresentação:

1 Parte 6 - Introdução a FPGAs (Continuação: Alterações no Projeto do Somador da Parte 5) LABORG 06/abril/2009 Fernando Gehm Moraes César Augusto Missio Marcon Ney Laert Vilar Calazans

2 2 Fernando Moraes / César Marcon / Ney Calazans Alterações no Projeto do Somador E se quiséssemos mostrar o resultado não nos leds, mas nos mostradores de sete segmentos? Segue uma sugestão de modificação do projeto para realizar isto. Usar a Alteração proposta anteriormente e supor que o resultado da soma deva ir para o display mais à direita da placa, e que o vai-um seja associado ao ponto decimal: –Ler o manual de referência para entender como funcionam os mostradores (fim da página 5 e página 6 do Nexys_rm.pdf). Complicado?Nexys_rm.pdf –Abrir e estudar o código VHDL contido no link dspl_drv_nexys.vhd. Será dada explicação em aula sobre este VHDL. Acrescentar este arquivo no seu projeto:dspl_drv_nexys.vhd »No ambiente ISE, ir na janela Sources (canto superior esquerdo) clicar com botão direito do mouse no ícone com o nome do dispositivo (xc3s200- 4ft256) e escolhendo a opção de menu Add Source. –Modificar o UCF para adaptá-lo ao novo formato da saída. Testar! – E se o clock não fosse 50MHz? Leia o manual e veja como usar clocks de 25MHz e 100MHz e testar o projeto com estes novos valores!

3 3 Fernando Moraes / César Marcon / Ney Calazans TRABALHO A FAZER Note que o somador inicial não tem vai-um. O primeiro trabalho é acrescentar o cálculo do vai-um no circuito. O segundo trabalho é utilizar os mostradores de sete segmentos da placa para exibir o resultado da soma e o vai- um.

4 4 Fernando Moraes / César Marcon / Ney Calazans A ENTREGAR 1.O projeto ISE completo gerado com o cálculo do vai-um acrescentado e mostrando em um LED da placa o resultado da soma e o vai-um resultante. 2.O projeto ISE obtido após alterar a parte de entrada e saída para mostrar o resultado da soma nos mostradores de sete segmentos. Os trabalhos devem ser mostrados ao professor funcionando na placa. Data Final de Entrega: 13/04/2009, até o fim do dia, por (Aguardar possíveis acréscimos do trabalho em aula(s) seguinte(s) e possível mudança da data de entrega, dependendo do ritmo de execução da prática)


Carregar ppt "Parte 6 - Introdução a FPGAs (Continuação: Alterações no Projeto do Somador da Parte 5) LABORG 06/abril/2009 Fernando Gehm Moraes César Augusto Missio."

Apresentações semelhantes


Anúncios Google