Unidade de Controle do 8086/8088

Apresentação em tema: "Unidade de Controle do 8086/8088"— Transcrição da apresentação:

1 Unidade de Controle do 8086/8088
Sistemas Embarcados

2 Introdução A BIU (Bus Interface Unit) é responsável por gerar ciclos de barramento para: Buscar instruções na memória e carregá-las na fila de instruções (prefetch); Enviar/receber dados da UE; Enviar/receber dados de unidades periféricas integradas. O início de um ciclo de barramento apresenta um endereço de memória ou uma localização de entrada/saída, e ainda informações de status. Sinais de controle de leitura/escrita definem a direção do fluxo de dados. Em um ciclo de leitura o dado flui da memória ou de um dispositivo de entrada/saída para a BIU. Em um ciclo de escrita o dado faz o caminho inverso.

3 Introdução Barramento de dados e endereço são multiplexados no tempo. Uso eficiente dos pinos do chip Espaço de endereçamento de memória ou entrada/saídas são vistos pelo programador como uma sequência de bytes Memória = 1MByte, entrada/saída=64Kbyte

4 Controle de Barramento de Dados de 16 Bits
Escrita de palavra par em um ciclo de barramento. BHE = Byte High Enable

5 Controle de Barramento de Dados de 16 Bits
Escrita de uma palavra par em dois ciclos de barramento.

6 Controle de Barramento de Dados de 16 Bits
Acesso a uma palavra par. Leitura simultânea

7 Controle de Barramento de Dados de 16 Bits
Acesso a uma palavra ímpar. Leitura em dois ciclos.

8 Controle de Barramento de Dados de 8 Bits
Acesso a um byte é feito em um ciclo Acesso a uma word é feito em dois ciclos, sendo que o endereço define a localização do LSB

9 Operação de Ciclos de Barramento
Ciclos de barramento são usados para qualquer tipo de transferência de dados Um ciclo de barramento consiste em pelo menos quatro clocks de CPU

10 Operação de Ciclos de Barramento

11 Operação de Ciclos de Barramento
Fase de endereço/status

12 Operação de Ciclos de Barramento
Estados de espera Fase de dados

13 Operação de Ciclos de Barramento
Estados de espera Fase de dados

14 Ciclos de Barramento Há 4 tipos de ciclos de barramento:
Leitura (memória, entrada/saída e busca de instruções) Escrita (memória e entrada/saída) Reconhecimento de interrupção Parado

15 Ciclos de Barramento Ciclo de Leitura Típico

16 Ciclos de Barramento Interface típica para dispositivo somente de leitura

17 Ciclos de Barramento Parâmetros críticos em ciclo de leitura, onde:
TADLTCH é o atraso do latch; TOE, TACC e TCE são os tempos de acesso de dados máximo para dispositivos de memória; TDF é o máximo tempo de flutuação das saídas de um dispositivo de memória antes que o próximo ciclo de barramento inicie. Tempos de espera devem ser incluídos quando o resultado das 3 primeiras equações superam os parâmetros do dispositivo de memória. Quando TDF é superado, então pode haver um acesso simultâneo ao barramento.

18 Ciclos de Barramento Ciclo de escrita Típico

19 Ciclos de Barramento Interface típica para dispositivo de leitura/escrita

20 Ciclos de Barramento Parâmetros críticos em ciclo de leitura

21 Ciclos de Barramento Ciclo de reconhecimento de interrupção

22 Ciclos de Barramento Interface típica para dispositivo de interrupção

23 Ciclos de Barramento Os ciclos de parada são úteis para minimizar o consumo de energia A instrução HLT força um ciclo de parada, onde: A UE é suspensa; e a BIU é instruída a executar um ciclo de parada. Um ciclo de parada é suspenso após uma interrupção. O estado dos pinos durante um ciclo de parada é como a seguir.

24 Ciclos de Barramento Ciclo de parada

25 Buferizando o Barramento de Dados
A BIU gera sinais para controlar a direção de buffers ou transceivers bidirecionais

26 Buferizando o Barramento de Dados