A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

Laboratório de Organização e Arquitetura de Computadores PROFESSORES: Elmar Uwe Kurt Melcher Joseana Macêdo Fechine Informações Adicionais - Etapa 5.

Apresentações semelhantes


Apresentação em tema: "Laboratório de Organização e Arquitetura de Computadores PROFESSORES: Elmar Uwe Kurt Melcher Joseana Macêdo Fechine Informações Adicionais - Etapa 5."— Transcrição da apresentação:

1 Laboratório de Organização e Arquitetura de Computadores PROFESSORES: Elmar Uwe Kurt Melcher Joseana Macêdo Fechine Informações Adicionais - Etapa 5

2 Lab. Org. e Arq. de Computadores - DSC-UFCG2 Peac5.v Processador - Microinstruções

3 Lab. Org. e Arq. de Computadores - DSC-UFCG3 Peac5.v Processador - Microinstruções

4 Lab. Org. e Arq. de Computadores - DSC-UFCG4 Processador - Microinstruções Configurar (carregar) a memória (peacm.sof) 0: 1022 % BIPUSH 22 % 1033 % BIPUSH 33 % 6000 % IADD NOP % ; Java1.mif

5 Lab. Org. e Arq. de Computadores - DSC-UFCG5 Processador - Microinstruções Configurar (carregar) o processador (peac5.sof) mic1.mif

6 Lab. Org. e Arq. de Computadores - DSC-UFCG6 Processador - Microinstruções Implementar a instrução 0x5F SWAP Troca de posição as duas palavras do topo da pilha

7 Lab. Org. e Arq. de Computadores - DSC-UFCG7 Processador - Microinstruções swap1MAR=SP-1; rd swap2 MAR=SP swap3H=MDR; wr swap4MDR=TOS swap5 MAR=SP-1; wr swap6 TOS = H; goto Main1 mic1.mif

8 Lab. Org. e Arq. de Computadores - DSC-UFCG8 Processador - Microinstruções Configurar (carregar) a memória (peacm.sof) 0: 1022 % BIPUSH 22 % 1033 % BIPUSH 33 % 5F00 % SWAP NOP % ; Java1.mif

9 Lab. Org. e Arq. de Computadores - DSC-UFCG9 Processador - Microinstruções Implementar a instrução 0x99 IFEQ deslocamento Retira da pilha a palavra do topo e desvia se ela for igual a zero O deslocamento é somado ao valor do endereço onde o código de operação está armazenado.

10 Lab. Org. e Arq. de Computadores - DSC-UFCG10 Processador - Microinstruções ifeq1MAR=SP=SP-1; rd ifeq2 OPC=TOS ifeq3TOS=MDR ifeq4Z=OPC; if(Z) goto T; else goto F TOPC=PC-1; fetch goto goto2 FPC=PC+1 F2PC=PC+1; fetch F3goto Main1 mic1.mif

11 Lab. Org. e Arq. de Computadores - DSC-UFCG11 Processador - Microinstruções goto2PC=PC+1; fetch goto3H=MBR<<8 goto4H=MBRU OR H goto5PC=OPC+H; fetch goto6goto Main1 mic1.mif

12 Lab. Org. e Arq. de Computadores - DSC-UFCG12 Processador - Microinstruções 0: 1022 % BIPUSH 22 % 9912 % IFEQ atual+1234 % % BIPUSH 00 % 1234 % IFEQ atual+1234 % ; Java1.mif


Carregar ppt "Laboratório de Organização e Arquitetura de Computadores PROFESSORES: Elmar Uwe Kurt Melcher Joseana Macêdo Fechine Informações Adicionais - Etapa 5."

Apresentações semelhantes


Anúncios Google