A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

Organização e Arquitetura de Computadores I Parte de Controle Ivan Saraiva Silva Milano Gadelha.

Apresentações semelhantes


Apresentação em tema: "Organização e Arquitetura de Computadores I Parte de Controle Ivan Saraiva Silva Milano Gadelha."— Transcrição da apresentação:

1 Organização e Arquitetura de Computadores I Parte de Controle Ivan Saraiva Silva Milano Gadelha

2 Sumário Introdução Topologia da parte de controle Implementação da PC Exemplo de Implementação Controle do MIC Lógica de Seqüenciamento do MIC

3 Introdução A parte de controle define, ciclo-a-ciclo, a seqüência de operações elementares executadas pela Parte Operativa Uma operação elementar é definida pelo conjunto de sinais que controlam em um ciclo o uso dos recursos da Parte Operativa. Uma Unidade de Controle (Parte de Controle) pode ser projetada –Como uma memória de microprograma –Como uma máquina de estados finitos

4 Topologia da Parte de Controle A Parte de Controle pode ser vista como uma Máquina de Moore. –O estado atual define as computações a serem executadas no ciclo atual. –A função próximo estado depende apenas do Estado Atual Maquina Meale –Próximo estado é definido por: Resultados de Computações do estado atual Entradas Primárias do sistema.

5 Topologia da Parte de Controle Função de Saída PO Função Próximo Estado Atual

6 Implementações da PC Diagrama de transição de estados –Especifica estados existentes –Especifica as condições de transição entre o estados –Esconde uma tabela de transição de estado que mostra a implementação real

7 Implementações da PC Diagrama de transição de estados –O estado atual é representado em um círculo Cada estado pode ser rotulado da seguinte forma –Nome/Saída_produzida –Mudanças de estado são indicadas por setas direcionais do estado atual para o próximo; – Variáveis de entrada e saída, em cada transição estado são representadas ao lado da seta, separadas por barra

8 Exemplo de Implementação Reconhecedor de seqüências de uns –Uma entrada de um bit –Uma saída de um bit –A saída é 1 se: –O bit de entrada atual é 1 e – Pelo menos os dois últimos bits da entrada foram InOut

9 Exemplo de Implementação A/0 /Iniciar Iniciar B/0 /Bit C/0 Bit E/1 Bit /Bit Bit D/0 /Bit Bit /Bit

10 Exemplo de Implementação Para desenvolvermos uma tabela de estado – Representar em coluna as 2 n combinações da variável estado atual –Representar em linha as 2 m combinações das variáveis de entrada –Na interseção linha/coluna representar, separados por barra, o próximo estado e os valores de saída do estado aual

11 Exemplo de Implementação /I /Bit /I Bit I /Bit I Bit C D AB A/0 B/0 D/0 B/0 E/0E/0 E A/0 B/0B/1B/1 C/0E/1E/1

12 Exemplo de Implementação /I /Bit /I Bit I /Bit I Bit C D AB A/0 B/0A/0 D/0 A/0 E/0E/0 E A/1A/1 B/0C/0E/1E/1 A/0 A/1A/1 A/1A/1

13 Exemplo de Implementação A/0 /Iniciar Iniciar B/0 /Bit C/0 Bit E/1 Bit /Bit Bit D/0 /Bit Bit /Bit /I

14 Controle do MIC A Unidade de controle do MIC não é baseada em máquinas de estado O MIC utiliza um controle microprogramado – Que significa um programa que interpreta as instruções do MIC –O microprograma representa uma visão abstrata da arquitetura

15 Microprograma Microprogramação envolve: –Memória de microprograma –Códigos de microprograma Microisntruções –Sequenciamento de microinstruções Corresponde a execução sequencial do microprograma Microinstrução –Palavra armazenada na memória de microprograma que gera um conjunto de sinais de controle para cada microtarefa executada na arquitetura.

16 Controle do MIC Relembrando a interface PC-PO do MIC –AMUX: Controla a entrada do multiplexador –ALU: Define a operação da ULA –SH: Define se há deslocamento e a direção –MBR: Habilita escrita no MBR a partir do deslocador –MAR: Habilita escrita no MAR a partir do latch B –RD: Requisita leitura da memória –WR: Requisita escrita na memória –ENC: Controla armazenamento nos registradores –A, B e C : Endereços de leitura (A e B) e escrita (C) nos registradores

17 Controle do MIC MARMBR PCPC ACAC SPSP IRIR TIRTIR 01A AMAM BMBM BCFDE ZN C ULA 16 RDWR

18 Controle do MIC A unidade de controle do MIC deve gerar, a cada ciclo, todos os sinais. MIR Micro MEM Memória de Controle Registrador de Controle Seqüenciador Registrador MPC Lógica de Cálculo do MPC

19 Controle do MIC MEMORIA AMUXAMUX ALUALU SHSH MBRMBR MARMAR RDRD WRWR ENCENC ABC MPC 1 + CONDCOND ADDRADDR

20 Lógica de Seqüenciamento do MIC Depende do código na micro-instrução atual do campo COND COND = 0 – Próxima instrução estará em MPC+1 COND = 1 – Próxima instrução estará em ADDR se N = 1, senão estará em MPC + 1 COND = 2 – Próxima instrução estará em ADDR se Z = 1, senão estará em MPC + 1 COND = 3 – Próxima instrução estará em ADDR

21 Exemplo de Microprograma Instrução LODD X –Significado: AC := (M(x)) – conteudo da posição de memória X. –Código de operação da instrução LODD mar := pc; rd; 2.pc : pc + 1; rd; 3.ir := mbr; if n goto 28; 4.tir := lshift(ir + ir); if n goto 19; 5.tir := lshift(tir); if n goto 11; 6.alu := tir; if n goto 9; 7.mar := ir; rd; 8.rd; 9.ac := mbr; goto 1;

22 Tarefas recomendadas Leitura do texto sobre sistemas seqüências que está na página do curso Leitura do material de apoio distribuído na sala de aula


Carregar ppt "Organização e Arquitetura de Computadores I Parte de Controle Ivan Saraiva Silva Milano Gadelha."

Apresentações semelhantes


Anúncios Google