A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

EE141 1 CRONOGRAMA DA DISCIPLINA DE MICROELETRÔNICA EE (4458-G) www.ee.pucrs.br/~vargas/Disciplinas/Microeletronica-EE(4458G-04) Prof. Dr. Fabian Vargas.

Apresentações semelhantes


Apresentação em tema: "EE141 1 CRONOGRAMA DA DISCIPLINA DE MICROELETRÔNICA EE (4458-G) www.ee.pucrs.br/~vargas/Disciplinas/Microeletronica-EE(4458G-04) Prof. Dr. Fabian Vargas."— Transcrição da apresentação:

1 EE141 1 CRONOGRAMA DA DISCIPLINA DE MICROELETRÔNICA EE (4458-G) www.ee.pucrs.br/~vargas/Disciplinas/Microeletronica-EE(4458G-04) Prof. Dr. Fabian Vargas vargas@pucrs.br G1 = 0,16(P1 + P2 + P3 + P4 + P5) + 0,2(TrabFinal)

2 EE141 2 Bibliografia (Livros): Digital Integrated Circuits: a design perspective, Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic. 2 nd edition. Principles of CMOS VLSI Design: A Systems Perspective, Neil Weste, Kamran Eshraghian. Addison Wesley Publishing Company. Microeletrônica – Volume 2, Adel S. Sedra, Kenneth C. Smith. Makron Books do Brasil Ltda. 1995. (Ver Cap. 1.3: Circuitos Digitais MOS, 563-644; Anexo A: Tecnologia de Fabricação de Circuitos Integrados, 760-742.)

3 EE141 3 Bibliografia (Sites): http://www-vlsi.stanford.edu:80/group/chips_micropro.html (Microprocessors Through the Ages) http://micro.magnet.fsu.edu/chipshots/index.html (Chip Shots Gallery) http://micro.magnet.fsu.edu/micro/gallery/chips/chipshots.html (Chip Shots Gallery) http://www.intel.com/community/oregon/hightech/history/intel/tech_advances.htm#micron (INTEL in your Community) http://micro.magnet.fsu.edu/electromag/java/transistor/index.html (CMOS Fabrication Process & Design Rules) http://www.cse.nd.edu/courses/cse462/www/lectures/L05_Fabrication.pdf (CMOS Fabrication Process & Design Rules) http://jas.eng.buffalo.edu/education/fab/invFab/index.html (CMOS Inverter Fabrication Process)

4 EE141 4 The Transistor Revolution First transistor Bell Labs, 1948

5 EE141 5 The First Integrated Circuits Bipolar logic 1960s ECL 3-input Gate Motorola 1966

6 EE141 6 Intel 4004 Micro-Processor Intel 4004 Micro-Processor 1971 1000 transistors 1 MHz operation

7 EE141 7 Intel Pentium (IV) microprocessor

8 EE141 8 Moores Law lIn 1965, Gordon Moore noted that the number transistors on a chip doubled every 18 to 24 months. lHe made a prediction that semiconductor technology will double its effectiveness every 18 months

9 EE141 9 Moores Law Electronics, April 19, 1965.

10 EE141 10 Evolution in Complexity

11 EE141 11 Transistor Counts 1,000,000 100,000 10,000 1,000 10 100 1 19751980198519901995200020052010 8086 80286 i386 i486 Pentium ® Pentium ® Pro K 1 Billion Transistors Source: Intel Projected Pentium ® II Pentium ® III Courtesy, Intel

12 EE141 12 Moores law in Microprocessors 4004 8008 8080 8085 8086 286 386 486 Pentium® proc P6 0.001 0.01 0.1 1 10 100 1000 19701980199020002010 Year Transistors (MT) 2X growth in 1.96 years! Transistors on Lead Microprocessors double every 2 years Courtesy, Intel

13 EE141 13 Die Size Growth 4004 8008 8080 8085 8086 286 386 486 Pentium ® proc P6 1 10 100 19701980199020002010 Year Die size (mm) ~7% growth per year ~2X growth in 10 years Die size grows by 14% to satisfy Moores Law Courtesy, Intel

14 EE141 14 Frequency P6 Pentium ® proc 486 386 286 8086 8085 8080 8008 4004 0.1 1 10 100 1000 10000 19701980199020002010 Year Frequency (Mhz) Lead Microprocessors frequency doubles every 2 years Doubles every 2 years Courtesy, Intel

15 EE141 15 Power Dissipation P6 Pentium ® proc 486 386 286 8086 8085 8080 8008 4004 0.1 1 10 100 197119741978198519922000 Year Power (Watts) Lead Microprocessors power continues to increase Courtesy, Intel

16 EE141 16 Power will be a major problem 5KW 18KW 1.5KW 500W 4004 8008 8080 8085 8086 286 386 486 Pentium® proc 0.1 1 10 100 1000 10000 100000 19711974197819851992200020042008 Year Power (Watts) Power delivery and dissipation will be prohibitive Courtesy, Intel

17 EE141 17 Power density 4004 8008 8080 8085 8086 286 386 486 Pentium® proc P6 1 10 100 1000 10000 19701980199020002010 Year Power Density (W/cm2) Hot Plate Nuclear Reactor Rocket Nozzle Power density too high to keep junctions at low temp Courtesy, Intel

18 EE141 18 Not Only Microprocessors Digital Cellular Market (Phones Shipped) 1996 1997 1998 1999 2000 Units 48M 86M 162M 260M 435M Analog Baseband Digital Baseband (DSP + MCU ) Power Management Small Signal RF Power RF (data from Texas Instruments) Cell Phone

19 EE141 19 Productivity Trends 1 10 100 1,000 10,000 100,000 1,000,000 10,000,000 200319811983198519871989199119931995199719992001200520072009 10 100 1,000 10,000 100,000 1,000,000 10,000,000 100,000,000 Logic Tr./Chip Tr./Staff Month. x x x x x x x 21%/Yr. compound Productivity growth rate x 58%/Yr. compounded Complexity growth rate 10,000 1,000 100 10 1 0.1 0.01 0.001 Logic Transistor per Chip (M) 0.01 0.1 1 10 100 1,000 10,000 100,000 Productivity (K) Trans./Staff - Mo. Source: Sematech Complexity outpaces design productivity Complexity Courtesy, ITRS Roadmap

20 EE141 20 Why Scaling? Technology shrinks by 0.7/generation With scaling, every generation can integrate 2x more functions per chip; chip cost does not increase significantly Cost of a function decreases by 2x But … How to design chips with more and more functions? Design engineering population does not double every two years… Hence, a need for more efficient design methods Exploit different levels of abstraction

21 EE141 21 Design Abstraction Levels n+ S G D + DEVICE CIRCUIT GATE MODULE SYSTEM

22 EE141 22 Design Metrics How to evaluate performance of a digital circuit (gate, block, …)? Cost Reliability Scalability Speed (delay, operating frequency) Power dissipation Energy to perform a function

23 EE141 23 Cost of Integrated Circuits NRE (non-recurrent engineering) costs design time and effort, mask generation one-time cost factor Recurrent costs silicon processing, packaging, test proportional to volume proportional to chip area

24 EE141 24 NRE Cost is Increasing

25 EE141 25 Die Cost Single die Wafer From http://www.amd.com Going up to 12 (30cm)

26 EE141 26 Cost per Transistor 0.0000001 0.000001 0.00001 0.0001 0.001 0.01 0.1 1 1982198519881991 1994 199720002003200620092012 cost: ¢-per-transistor Fabrication capital cost per transistor (Moores law)

27 EE141 27 Yield Simplified Form Complete Form

28 EE141 28 Defects is approximately 2

29 EE141 29 Some Examples (1994) ChipMetal layers Line width Wafer cost Def./ cm 2 Area mm 2 Dies/ wafer YieldDie cost 386DX 20.90$9001.04336071%$4 486 DX2 30.80$12001.08118154%$12 Power PC 601 40.80$17001.312111528%$53 HP PA 7100 30.80$13001.01966627%$73 DEC Alpha 30.70$15001.22345319%$149 Super Sparc 30.70$17001.62564813%$272 Pentium 30.80$15001.5296409%$417

30 EE141 30 1) A cada nova geração, as pastilhas de circuitos de circuitos integrados DRAM têm significantemente aumentado. No entanto, o rendimento do processo destes circuitos tem permanecido aproximadamente o mesmo (43% a 48%). A tabela a seguir mostra alguns dados estatísticos referentes à produção de memórias DRAMs entre 1980 e 1992. Exercícios: a) Dado o aumento de área da pastilha de memórias DRAM, qual o parâmetro que deve ser melhorado para se manter o mesmo rendimento? b) Qual é o melhoramento calculado para aquele parâmetro entre 1980 e 1992? AnoCapacidade (KBytes) Área da Pastilha (cm 2 ) Diâmetro do Wafer (pol) Rendimento do Processo (%) 1980640,16548 19832560,24546 198510240,42645 198940960,65643 1992163840,97848

31 EE141 31 Respostas para a questão (b): 1980:5,61 1983:3,95 1985:2,33 1989:1,61 1992:0,91 2) Qual é o custo aproximado de uma pastilha de R4000 no wafer mostado à esquerda na Fig. 1? Assuma que o wafer de 6 polegadas custa US$750,00 e que a densidade de defeito é 2/cm 2. Use o número de pastilhas indicado nesta figura. Resp.: USD 47,64. 3) Mesmo exercício que o anterior, mas utilizando o wafer da direita (R3000). Resp.: USD 8,76.

32 EE141 32 Fig. 1. Fotografia de um wafer de 6 polegadas contendo microprocessadores MIPS R4000 (esquerda) e um wafer de 6 polegadas contendo microprocessadores MIPS R3000 (direita). O número de pastilhas do R3000 no wafer da direita, para um rendimento de 100%, é 210. Cada pastilha mede 0,8 x 0,9cm2 e contem cerca de 125.000 transistores. O número de pastilhas do R4000 no wafer da esquerda, para um rendimento de 100%, é de 59. O tamanho da pastilha é 1,5 x 1,1cm2 e cada pastilha contem cerca de 1,3 milhão de transistores. Alguns dos chips do R3000 colocados nas bordas do wafer não serão utilizados; eles foram incluídos porque é mais fácil para se criar as máscaras para imprimir o circuito no silício. Os retângulos "vazios" em ambos wafers contém circuitos de teste usados para rapidamente se testar o wafer. O wafer do MIPS R4000 tem quatro circuitos de teste adicionais nas bordas.

33 EE141 33 3) Se se considerar as demais variáveis como constantes, qual é a relação approximada entre o custo e a área da pastilha? Resp.: 3

34 Transistor Concepção de Circuitos Integrados

35 Materiais Semicondutores Átomo de Silício Grande estabilidade física e química em temperatura ambiente 4 elétrons na órbita externa: valência 4 Permite uma obtenção natural do SiO 2 - óxido de silícioNeutronPróton NúcleoElétron

36 Cristal de Silício Si Si Si Si Materiais Semicondutores Si Si Si Si Monocristal: Silício Monocristalino - estrutura regular e homogênea - ligações covalentes - material quimicamente estável Em estado puro (intrínsico): - mal condutor a temperatura ambiente - isolante a baixas temperaturas Aumento da temperatura: - provoca quebra das ligações - um elétron livre provoca a formação de uma lacuna lacuna - ocorre a geração de pares elétrons-buracos

37 Materiais Semicondutores Mobilidade dos elétrons Mobilidade dos buracos µ n µ p OBS: Cerca de 3 vezes para o silício e 30 vezes para o AsGa Resistividade:capacidade de um material veicular corrente Resistividade: capacidade de um material veicular corrente depende: - concentração de portadores (que por sua vez, depende: temperatura, dopagem) - mobilidade dos portadores no material Dopantes:átomos com excesso de elétrons ou de lacunas Dopantes: átomos com excesso de elétrons ou de lacunas dopantes do tipo P boro (3A) dopantes do tipo P: falta de elétrons (receptor de é, pFET) ex.: boro (3A) dopantes do tipo N fósforo (5A) dopantes do tipo N: excesso de elétrons (doador de é, nFET) ex.: fósforo (5A)

38 http://educar.sc.usp.br/quimica/tabela.html Materiais Semicondutores http://profmokeur.ca/quimicap/ Ver Tabelas Periódicas em:

39 Transistor MOS Silício Policristalino -> CONDUTOR Ó xido de Silício SiO 2 S emicondutor -> (Germânio ou Silício Monocristalino) Estruturas MOS Óxido de Silício SiO 2 -> ISOLANTE Silício Monocristalino -> SEMICONDUTOR M etal

40 N N N P Poli Silício Policristalino Óxido de Silício SiO 2 Silício Monocristalino Difusão N Substrato P Corte transversal Vista de topo Transistor MOS

41 N N N P Difusão N Substrato P planta baixa Contato Fonte Dreno Grade corte canal Transistor MOS Transistor MOS (nFET) nFET

42 Transistor MOS Transistor MOS (nFET) NN P Difusão N Gate = 0 V canal aberto (OFF)Fonte Dreno NN P Gate = V CC canal fechado (ON) nFET Fonte Dreno

43 Transistor MOS Transistor MOS (pFET) PP Difusão P Fonte Dreno Gate = V CC canal aberto (OFF)P N Well PP P Fonte Dreno Gate = 0 V canal fechado (ON) pFET N Well


Carregar ppt "EE141 1 CRONOGRAMA DA DISCIPLINA DE MICROELETRÔNICA EE (4458-G) www.ee.pucrs.br/~vargas/Disciplinas/Microeletronica-EE(4458G-04) Prof. Dr. Fabian Vargas."

Apresentações semelhantes


Anúncios Google